納米電測(cè)量的實(shí)例分析II

為了對(duì)這里所示的三種示例進(jìn)行I－V特性測(cè)試，我們建議使用各種不同的商用I－V特性測(cè)試工具。有些源－測(cè)量一體單元還可以更低的成本提供相同的測(cè)試功能，從而提供了一個(gè)緊湊的、單通道的DC參數(shù)測(cè)試儀[1]的功能度。

半導(dǎo)體納米線被視為一種實(shí)現(xiàn)納米電子元器件[2]（如晶體管或者邏輯門）間互聯(lián)的方法，目前的研究是針對(duì)硅、砷化鎵、氮化鎵及其他3－5族材料進(jìn)行的。研究者們需要了解，若要讓這些線實(shí)用化，其電阻率、總體的均勻性、可靠性和電流承載能力究竟如何。因?yàn)檫@些器件非常微小，測(cè)量必須在很弱的電流下進(jìn)行，這就要求設(shè)備能輸出和測(cè)量低至nA水平的電流信號(hào)。在這樣弱的電流上進(jìn)行電阻測(cè)量，就需要同時(shí)采用低壓測(cè)量?jī)x器，并用一個(gè)4線方法[3]來(lái)剔除測(cè)量系統(tǒng)的引線電阻。輸出微小的電流也減少了線上的I2R以及對(duì)其造成損害的可能性。

針對(duì)納米互聯(lián)用的聚合物的研究工作也很可觀。因?yàn)檫@些一般是高阻性的材料，它們的電阻往往通過(guò)輸出電壓信號(hào)和測(cè)量相應(yīng)的電流來(lái)測(cè)量，這樣的電流可能處于fA范圍。要保證精度，就必須注意降低和消除測(cè)試系統(tǒng)中的任何過(guò)大的電流，例如由摩擦起電效應(yīng)[4]、電化學(xué)效應(yīng)[5]、電纜連接以及靜電電荷所造成的噪聲。

為了保護(hù)納米級(jí)樣品不受靜電放電的損傷，可以使用一個(gè)由板狀金屬或者網(wǎng)格制作的法拉第籠。在一個(gè)封閉的、空心的導(dǎo)體中的電場(chǎng)為零，故放入其中的物體將被屏蔽，免受任何大氣中的或者雜散的電場(chǎng)的影響。

現(xiàn)在的許多儀器還可以提供必備的電阻測(cè)量功能。對(duì)于小電阻測(cè)量而言，具有nV計(jì)的、可以提供電流信號(hào)并測(cè)量低電壓的源－測(cè)量一體單元是適當(dāng)?shù)脑O(shè)備。對(duì)于高電阻測(cè)量，建議采用靜電計(jì)和fA以下的信號(hào)源－測(cè)量一體單元。最新的I－V特性測(cè)量工具常常能同時(shí)測(cè)量低和高電阻，當(dāng)努力通過(guò)添加更多的導(dǎo)電材料，如碳納米管，來(lái)提升高阻材料[6]的電導(dǎo)率時(shí)，這就顯得極為有利。

說(shuō)到材料，許多納米科學(xué)的研究者正在創(chuàng)制專用紙張或者薄膜類材料，他們需要理解這些研究對(duì)象的表面和體電阻率與電導(dǎo)率特性。同樣的，弱電流和高電阻常常是待測(cè)的特性。這些測(cè)量需要采用針對(duì)扁平材料測(cè)量而設(shè)計(jì)的專用測(cè)試夾具。

測(cè)量電阻，然后考慮到幾何尺寸等因素，就可以將其轉(zhuǎn)換為表面或者體電阻率，就可以確定材料電阻率參數(shù)。測(cè)量絕緣材料的電阻的最佳方式，是向樣品施加一個(gè)已知的電勢(shì)，并用靜電計(jì)或者pA計(jì)來(lái)測(cè)量相應(yīng)的電流。

體電阻率用于衡量直接流過(guò)一個(gè)材料的漏電流。它定義為穿過(guò)一個(gè)一立方厘米絕緣材料的電阻，單位是歐姆·厘米。在測(cè)量體電阻率時(shí)，測(cè)試樣品被置于兩個(gè)電極之間，在兩個(gè)電極間施加一個(gè)電勢(shì)差。所產(chǎn)生的電流分布將穿透整個(gè)測(cè)試樣品的體積，并被一個(gè)pA計(jì)測(cè)量出來(lái)。

表面電阻定義為一個(gè)絕緣體的表面的電阻，以歐姆為單位（往往被稱為歐姆/方塊）。它的測(cè)量方法是，在測(cè)試樣品的表面上放置兩個(gè)電極，在電極間施加電勢(shì)差[7]，并測(cè)量相應(yīng)的電流。