新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 納米測(cè)量中屏蔽罩的重要作用

納米測(cè)量中屏蔽罩的重要作用

作者: 時(shí)間:2016-12-26 來(lái)源:網(wǎng)絡(luò) 收藏
電纜的不當(dāng)使用會(huì)造成測(cè)量時(shí)間過(guò)長(zhǎng)的問(wèn)題。共軸電纜提供了一個(gè)傳輸信號(hào)的內(nèi)導(dǎo)體和屏蔽。內(nèi)導(dǎo)體和屏蔽之間存在著可供漏電流流過(guò)的旁路電阻和電容通路[1](圖4)。除了作為漏電流的通路之外,旁路的R和C還構(gòu)成了一個(gè)RC電路,該電路將大大放慢弱電流或者高電阻測(cè)量的速度,而且要實(shí)現(xiàn)精確的讀數(shù)一般需要等待5倍RC的時(shí)間常數(shù)。要測(cè)量極高的電阻——GW甚至更高——則需要數(shù)秒到數(shù)分鐘才能讓讀數(shù)穩(wěn)定到最終值的1%以內(nèi)。

我們建議采樣三軸電纜[2]和屏蔽罩措施,以消除漏電路徑和穩(wěn)定時(shí)間的問(wèn)題。在圖4的第二種構(gòu)型中,電纜是由一個(gè)內(nèi)導(dǎo)體、內(nèi)屏蔽和外屏蔽構(gòu)成的。通過(guò)用單增益放大器來(lái)驅(qū)動(dòng)電纜的內(nèi)屏蔽,可以幾乎完全消除電纜電阻[3](以及其他的漏電電阻)的負(fù)載效應(yīng)。因?yàn)閮?nèi)部導(dǎo)體和內(nèi)部屏蔽[4]間的電壓差現(xiàn)在幾乎為零,所有的測(cè)試電流現(xiàn)在都流過(guò)內(nèi)導(dǎo)體并流向測(cè)量?jī)x器的輸入。流過(guò)內(nèi)部屏蔽-地的漏電通路的漏電電流可能具有較大的量值,但該電流是由單增益放大器的低阻抗輸出而非電流信號(hào)源來(lái)提供的。



圖4:在內(nèi)導(dǎo)體和共軸電纜之間的旁路電阻和電容通路將容許流過(guò)漏電流[5]。此外,旁路R和旁路C構(gòu)成了一個(gè)RC電路,該電路會(huì)大大減慢低電流或者高電阻的測(cè)量速度。

根據(jù)定義,屏蔽在電路中應(yīng)當(dāng)是一個(gè)低阻抗的點(diǎn),其電位應(yīng)當(dāng)與高阻抗輸入端的電位近乎相等。在現(xiàn)代靜電計(jì)[6]中,預(yù)放大器的輸出端應(yīng)該置于這個(gè)點(diǎn)上,可以用于減少電纜的漏電。一個(gè)進(jìn)一步的好處是等效的電纜電容也相應(yīng)降低了,從而大大提升了電路的響應(yīng)速度,縮短了測(cè)量時(shí)間。


關(guān)鍵詞: 納米測(cè)量屏蔽

評(píng)論


技術(shù)專區(qū)

關(guān)閉