上拉、下拉電阻的使用
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
拉即泄，主動(dòng)輸出電流，從輸出口輸出電流；
本文引用地址：http://2s4d.com/article/201611/322056.htm灌即充，被動(dòng)輸入電流，從輸出端口流入；
吸則是主動(dòng)吸入電流，從輸入端口流入。
上、下拉電阻
一、定義
1、上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！“電阻同時(shí)起限流作用”！下拉同理！
2、上拉是對(duì)器件注入電流，下拉是輸出電流
3、弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分
4、對(duì)于非集電極（或漏極）開(kāi)路輸出型電路（如普通門(mén)電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。
二、拉電阻作用
1、一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。
2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！
3、一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類(lèi)似與一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平；C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱(chēng)為下拉電阻，使該端口平時(shí)為低電平，作用嗎：比如：“當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入”。
4、上拉電阻是用來(lái)解決總線(xiàn)驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是我們通常所說(shuō)的灌電流
5、接電阻就是為了防止輸入端懸空
6、減弱外部電流對(duì)芯片產(chǎn)生的干擾
7、保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA
8、通過(guò)上拉或下拉來(lái)增加或減小驅(qū)動(dòng)電流
9、改變電平的電位，常用在TTL-CMOS匹配
10、在引腳懸空時(shí)有確定的狀態(tài)
11、增加高電平輸出時(shí)的驅(qū)動(dòng)能力。
12、為OC門(mén)提供電流
三、上拉電阻應(yīng)用原則
1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3。5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門(mén)電路“必須加上拉電阻，才能使用”。
3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。
6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(zhǎng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
8、在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。
四、上拉電阻阻值選擇原則
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。
2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。浑娮栊?，電流大。
3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類(lèi)似道理。
對(duì)上拉電阻和下拉電阻的選擇應(yīng)“結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素”：
1。驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。
2。下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。
3。高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。
4。頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。
下拉電阻的設(shè)定的原則和上拉電阻是一樣的。
示例：
此外，還應(yīng)注意以下幾點(diǎn)：
A、要看輸出口驅(qū)動(dòng)的是什么器件，如果該器件需要高電壓的話(huà)，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
B、如果有上拉電阻那它的端口在默認(rèn)值為高電平，你要控制它必須用低電平才能控制如三態(tài)門(mén)電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。反之，
C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外，比如，在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同一個(gè)單片機(jī)來(lái)驅(qū)動(dòng)，必須設(shè)置初始狀態(tài)。防止直通!
驅(qū)動(dòng)盡量用灌電流。
----------------------------------------
在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。
1。 電阻作用：
l接電阻就是為了防止輸入端懸空
l減弱外部電流對(duì)芯片產(chǎn)生的干擾
l保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA
l上拉和下拉、限流
1。 改變電平的電位，常用在TTL-CMOS匹配
2。 在引腳懸空時(shí)有確定的狀態(tài)
3。 增加高電平輸出時(shí)的驅(qū)動(dòng)能力。
4。 為OC門(mén)提供電流
電阻在選用時(shí)，選用經(jīng)過(guò)計(jì)算后與標(biāo)準(zhǔn)值最相近的一個(gè)！
P0為什么要上拉電阻原因有：
1。P0口片內(nèi)無(wú)上拉電阻
2。P0為I/O口工作狀態(tài)時(shí)，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出線(xiàn)時(shí)為開(kāi)漏輸出。
3。 由于片內(nèi)無(wú)上拉電阻，上方FET又被關(guān)斷，P0輸出1時(shí)無(wú)法拉升端口電平。
P0是雙向口，其它P1，P2，P3是準(zhǔn)雙向口。準(zhǔn)雙向口是因?yàn)樵谧x外部數(shù)據(jù)時(shí)要先“準(zhǔn)備”一下，為什么要準(zhǔn)備一下呢？
上下拉一般選10k！
芯片的上拉/下拉電阻的作用
加接地電阻－－下拉
加接電源電阻－－上拉
對(duì)于漏極開(kāi)路或者集電極開(kāi)路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗干擾能力，但是會(huì)增加負(fù)載。
電源：+5V
普通的直立LED，
用多大的上拉電阻合適？ 謝謝指教！
保險(xiǎn)起見(jiàn)，還是讓他拉吧，(5-0.7)/10mA=400ohm，差不多吧，不放心就用2k的?！酒婀郑鲁隽斯軌?.7V的LED了嗎？據(jù)我所知好象該是1.5V左右。我看幾百歐到1K都沒(méi)太大問(wèn)題，一般的片子不會(huì)衰到10mA都抗不住吧？】
評(píng)論