51單片機(jī)時序及延時分析介紹

計算機(jī)工作時，是在統(tǒng)一的時鐘脈沖控制下一拍一拍地進(jìn)行的。這個脈沖是由單片機(jī)控制器中的時序電路發(fā)出的。單片機(jī)的時序就是CPU在執(zhí)行指令時所需控制信號的時間順序，為了保證各部件間的同步工作，單片機(jī)內(nèi)部電路應(yīng)在唯一的時鐘信號下嚴(yán)格地控時序進(jìn)行工作，在學(xué)習(xí)51單片機(jī)的時序之前，我們先來了解下時序相關(guān)的一些概念。
既然計算機(jī)是在統(tǒng)一的時鐘脈沖控制下工作的，那么，它的時鐘脈沖是怎么來的呢？
要給我們的計算機(jī)CPU提供時序，就需要相關(guān)的硬件電路，即振蕩器和時鐘電路。我們學(xué)習(xí)的8051單片機(jī)內(nèi)部有一個高增益反相放大器，這個反相放大器的作用就是用于構(gòu)成振蕩器用的，但要形成時鐘，外部還需要加一些附加電路。8051單片機(jī)的時鐘產(chǎn)生有以下兩種方法：
一、內(nèi)部時鐘方式：
利用單片機(jī)內(nèi)部的振蕩器，然后在引腳XTAL1（18腳）和XTAL2（19腳）兩端接晶振，就構(gòu)成了穩(wěn)定的自激振蕩器，其發(fā)出的脈沖直接送入內(nèi)部時鐘電路，外接晶振時，晶振兩端的電容一般選擇為30PF左右；這兩個電容對頻率有微調(diào)的作用，晶振的頻率范圍可在1.2MHz-12MHz之間選擇。為了減少寄生電容，更好地保證振蕩器穩(wěn)定、可靠地工作，振蕩器和電容應(yīng)盡可能安裝得與單片機(jī)芯片靠近。（提示一下，本站提供的學(xué)習(xí)套件全部采用的就是這種時鐘方式）。
二、外部時鐘方式：
此方式是利用外部振蕩脈沖接入XTAL1或XTAL2。HMOS和CHMOS單片機(jī)外時鐘信號接入方式不同，HMOS型單片機(jī)（例如8051）外時鐘信號由XTAL2端腳注入后直接送至內(nèi)部時鐘電路，輸入端XTAL1應(yīng)接地。由于XTAL2端的邏輯電平不是TTL的，故建議外接一個上接電阻。對于CHMOS型的單片機(jī)（例如 80C51），因內(nèi)部時鐘發(fā)生器的信號取自反相器的輸入端，故采用外部時鐘源時，接線方式為外時鐘信號接到XTAL1而XTAL2懸空。如下圖


外接時鐘信號通過一個二分頻的觸發(fā)器而成為內(nèi)部時鐘信號，要求高、低電平的持續(xù)時間都大于20ns，一般為頻率低于12MHz的方波。片內(nèi)時鐘發(fā)生器就是上述的二分頻觸發(fā)器，它向芯片提供了一個2節(jié)拍的時鐘信號。
前面已提到，計算機(jī)工作時，是在統(tǒng)一的時鐘脈沖控制下一拍一拍地進(jìn)行的。由于指令的字節(jié)數(shù)不同，取這些指令所需要的時間也就不同，即使是字節(jié)數(shù)相同的指令，由于執(zhí)行操作有較大的差別，不同的指令執(zhí)行時間也不一定相同，即所需的拍節(jié)數(shù)不同。為了便于對CPU時序進(jìn)行分析，一般按指令的執(zhí)行過程規(guī)定了幾中周期，即時鐘周期、機(jī)器周期和指令周期，也稱為時序定時單位，下面分別予以講解。
時鐘周期
時鐘周期也稱為振蕩周期，定義為時鐘脈沖的倒數(shù)（可以這樣來理解，時鐘周期就是單片機(jī)外接晶振的倒數(shù)，例如12M的晶振，它的時間周期就是1/12 us），是計算機(jī)中最基本的、最小的時間單位。
在一個時鐘周期內(nèi)，CPU僅完成一個最基本的動作。對于某種單片機(jī)，若采用了1MHZ的時鐘頻率，則時鐘周期為1us；若采用4MHZ的時鐘頻率，則時鐘周期為250us。由于時鐘脈沖是計算機(jī)的基本工作脈沖，它控制著計算機(jī)的工作節(jié)奏（使計算機(jī)的每一步都統(tǒng)一到它的步調(diào)上來）。顯然，對同一種機(jī)型的計算機(jī)，時鐘頻率越高，計算機(jī)的工作速度就越快。但是，由于不同的計算機(jī)硬件電路和器件的不完全相同，所以其所需要的時鐘周頻率范圍也不一定相同。我們學(xué)習(xí)的8051單片機(jī)的時鐘范圍是1.2MHz-12MHz。
在8051單片機(jī)中把一個時鐘周期定義為一個節(jié)拍（用P表示），二個節(jié)拍定義為一個狀態(tài)周期（用S表示）。請大家參考后面的時序圖。
機(jī)器周期
在計算機(jī)中，為了便于管理，常把一條指令的執(zhí)行過程劃分為若干個階段，每一階段完成一項工作。例如，取指令、存儲器讀、存儲器寫等，這每一項工作稱為一個基本操作。完成一個基本操作所需要的時間稱為機(jī)器周期。一般情況下，一個機(jī)器周期由若干個S周期（狀態(tài)周期）組成。8051系列單片機(jī)的一個機(jī)器周期同6個S周期（狀態(tài)周期）組成。前面已說過一個時鐘周期定義為一個節(jié)拍（用P表示），二個節(jié)拍定義為一個狀態(tài)周期（用S表示），8051單片機(jī)的機(jī)器周期由6個狀態(tài)周期組成，也就是說一個機(jī)器周期=6個狀態(tài)周期=12個時鐘周期。參見后面的時序圖。
指令周期
指令周期是執(zhí)行一條指令所需要的時間，一般由若干個機(jī)器周期組成。指令不同，所需的機(jī)器周期數(shù)也不同。對于一些簡單的的單字節(jié)指令，在取指令周期中，指令取出到指令寄存器后，立即譯碼執(zhí)行，不再需要其它的機(jī)器周期。對于一些比較復(fù)雜的指令，例如轉(zhuǎn)移指令、乘法指令，則需要兩個或者兩個以上的機(jī)器周期。
時鐘周期、機(jī)器周期、指令周期之間的關(guān)系圖如下。



通常含一個機(jī)器周期的指令稱為單周期指令，包含兩個機(jī)器周期的指令稱為雙周期指令。
MCS-51指令系統(tǒng)中，按它們的長度可分為單字節(jié)指令、雙字節(jié)指令和三字節(jié)指令。執(zhí)行這些指令需要的時間是不同的，也就是它們所需的機(jī)器周期是不同的，有下面幾種形式：
·單字節(jié)指令單機(jī)器周期
·單字節(jié)指令雙機(jī)器周期
·雙字節(jié)指令單機(jī)器周期
·雙字節(jié)指令雙機(jī)器周期
·三字節(jié)指令雙機(jī)器周期
·單字節(jié)指令四機(jī)器周期(如單字節(jié)的乘除法指令)
下圖是MCS-51系列單片機(jī)的指令時序圖：





上圖是單周期和雙周期取指及執(zhí)行時序，圖中的ALE脈沖是為了鎖存地址的選通信號，顯然，每出現(xiàn)一次該信號單片機(jī)即進(jìn)行一次讀指令操作。從時序圖中可看出，該信號是時鐘頻率6分頻后得到，在一個機(jī)器周期中，ALE信號兩次有效，第一次在S1P2和S2P1期間，第二次在S4P2和S5P1期間。
接下來我們分別對幾個典型的指令時序加以說明。
·單字節(jié)單周期指令：
單字節(jié)單周期指令只進(jìn)行一次讀指令操作，當(dāng)?shù)诙€ALE信號有效時，PC并不加1，那么讀出的還是原指令，屬于一次無效的讀操作。
·雙字節(jié)單周期指令：
這類指令兩次的ALE信號都是有效的，只是第一個ALE信號有效時讀的是操作碼，第二個ALE信號有效時讀的是操作數(shù)。
·單字節(jié)雙周期指令：
兩個機(jī)器周期需進(jìn)行四讀指令操作，但只有一次讀操作是有效的，后三次的讀操作均為無效操作。
單字節(jié)雙周期指令有一種特殊的情況，象MOVX這類指令，執(zhí)行這類指令時，先在ROM中讀取指令，然后對外部數(shù)據(jù)存儲器進(jìn)行讀或?qū)懖僮?，頭一個機(jī)器周期的第一次讀指令的操作碼為有效，而第二次讀指令操作則為無效的。在第二個指令周期時，則訪問外部數(shù)據(jù)存儲器，這時，ALE信號對其操作無影響，即不會再有讀指令操作動作。
上頁的時序圖中，我們只描述了指令的讀取狀態(tài)，而沒有畫出指令執(zhí)行時序，因為每條指令都包含了具體的操作數(shù)，而操作數(shù)類型種類繁多，這里不便列出，有興趣的讀者可參閱有關(guān)書籍。
·外部程序存儲器(ROM)讀時序


右圖8051外部程序存儲器讀時序圖，從圖中可看出，P0口提供低8位地址，P2口提供高8位地址，S2結(jié)束前，P0口上的低8位地址是有效的，之后出現(xiàn)在P0口上的就不再是低8位的地址信號，而是指令數(shù)據(jù)信號，當(dāng)然地址信號與指令數(shù)據(jù)信號之間有一段緩沖的過度時間，這就要求，在S2其間必須把低8位的地址信號鎖存起來，這時是用ALE選通脈沖去控制鎖存器把低8位地址予以鎖存，而P2口只輸出地址信號，而沒有指令數(shù)據(jù)信號，整個機(jī)器周期地址信號都是有效的，因而無需鎖存這一地址信號。
從外部程序存儲器讀取指令，必須有兩個信號進(jìn)行控制，除了上述的ALE信號，還有一個PSEN（外部ROM讀選通脈沖），上圖顯然可看出，PSEN從S3P1開始有效，直到將地址信號送出和外部程序存儲器的數(shù)據(jù)讀入CPU后方才失效。而又從S4P2開始執(zhí)行第二個讀指令操作。
·外部數(shù)據(jù)存儲器(RAM)讀時序
右圖8051外部數(shù)據(jù)存儲器讀寫時序圖，從ROM中讀取的需執(zhí)行的指令，而CPU對外部數(shù)據(jù)存儲的訪問是對RAM進(jìn)行數(shù)據(jù)的讀或?qū)懖僮?，屬于指令的?zhí)行周期，值得一提的是，讀或?qū)懯莾蓚€不同的機(jī)器周期，但他們的時序卻是相似的，我們只對RAM的讀時序進(jìn)行分析。
上一個機(jī)器周期是取指階段，是從ROM中讀取指令數(shù)據(jù)，接著的下個周期才開始讀取外部數(shù)據(jù)存儲器RAM中的內(nèi)容。
在S4結(jié)束后，先把需讀取RAM中的地址放到總線上，包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。當(dāng)RD選通脈沖有效時，將RAM的數(shù)據(jù)通過P0數(shù)據(jù)總線讀進(jìn)CPU。第二個機(jī)器周期的ALE信號仍然出現(xiàn)，進(jìn)行一次外部ROM的讀操作，但是這一次的讀操作屬于無效操作。
對外部RAM進(jìn)行寫操作時，CPU輸出的則是WR（寫選通信號），將數(shù)據(jù)通過P0數(shù)據(jù)總線寫入外部存儲中。