S3C2440時鐘詳解
加入技術(shù)交流群
ChangeMPllValue((mpll_val>>12)&0xff, (mpll_val>>4)&0x3f, mpll_val&3);
ChangeClockDivider(key, 12);
本文引用地址：http://2s4d.com/article/201611/320031.htm1）FLCK、HCLK和PCLK的關(guān)系S3C2440有三個時鐘FLCK、HCLK和PCLK。s3C2440官方手冊上說P7-8寫到：FCLK is used by ARM920T，
HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and USB host block. 也就是總線時鐘，包括USB時鐘。
PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI.即IO接口時鐘，例如串口的時鐘設(shè)置就是從PCLK來的；
那么這三個時鐘是什么關(guān)系呢？
這三個時鐘通常設(shè)置為1:4:8，1:3:6的分頻關(guān)系，也就說如果主頻FLCK是400MHz，按照1:4:8的設(shè)置，那么HLCK是100MHz，PLCK是50MHz。寄存器CLKDIVN表明并設(shè)置了這三個時鐘的關(guān)系。如果CLKDIVN設(shè)置為0x5,那么比例即為1:4:8，前提是CAMDIVN[9]為0。
2）輸入時鐘FIN與主頻FCLK的關(guān)系現(xiàn)代的CPU基本上都使用了比主頻低的多的時鐘輸入，在CPU內(nèi)部使用鎖相環(huán)進(jìn)行倍頻。對于S3C2440，常用的輸入時鐘FIN有兩種：12MHz和16.9344MHz，那么CPU是如何將FIN倍頻為FCLK的呢？
S3C2440使用了三個倍頻因子MDIV、PDIV和SDIV來設(shè)置將FIN倍頻為MPLL，也就是FCLK。MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s=SDIV。
寄存器MPLLCON就是用來設(shè)置倍頻因子的。理論上，你可以通過設(shè)置該寄存器來實現(xiàn)不同的頻率，然而，由于實際存在的各種約束關(guān)系，設(shè)置一個適當(dāng)?shù)念l率并不容易，手冊上列出了一些常用頻率的表格，例如，假設(shè)輸入時鐘FIN=16.9344M，MDIV=110, PDIV=3, SDIV=1，利用上面的公式，F(xiàn)CLK=2*16.9344*(110+8)/((2+3)*2)=399.65。
3）關(guān)于USB時鐘
S3C2440有兩個鎖相環(huán)，一個主鎖相環(huán)MPLL提供給FCLK的，另外一個UPLL是提供給USB時鐘(48MHz)的,與MPLL一樣，UPLL的產(chǎn)生也是通過UPLLCON寄存器設(shè)置分頻因子得到，計算公式稍有不同：UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s=SDIV,同樣，可以通過查表得到一個合適的值。
最后值得一提的是，在CLKDIVN的第三位DIVN_UPLL用來設(shè)置USB時鐘UCLK和UPLL的關(guān)系，如果UPLL已經(jīng)是48Mhz了，那么這一位應(yīng)該設(shè)置為0，表示1:1的關(guān)系，否則是1：2的關(guān)系。USB時鐘那里，晶振通過設(shè)置UPLLCON進(jìn)行倍頻得到UPLL,然后UPLL通過設(shè)置CLKDIVN的第三位DIVN_UPLL 進(jìn)行分頻得到UCLK 給USB提供時鐘，USB時鐘頻率必須為48MHZ，所以在設(shè)置UPLLCON和CLKDIVN這兩個寄存器的時候要讓他們最后得到的UCLK的結(jié)果為48MHZ，一般情況下讓UPLL的值為48MHZ或96MHZ，所以在設(shè)置CLKDIVN這個寄存器的時候就對它不分頻或2分頻來得到48MHZ。
評論