256進(jìn)制計(jì)數(shù)器

我們可以采用具有保持功能的同步集成計(jì)數(shù)器（如74LS160）組成同步計(jì)數(shù)器，電路如圖3-4所示。在160計(jì)數(shù)器中當(dāng)S₁=S₂=0時計(jì)數(shù)器保持Q、C=0；當(dāng)S₁=S₂=1時計(jì)數(shù)器計(jì)數(shù)。

A． 定義1^#芯片為低位，2^#芯片為高位。

用低位芯片的進(jìn)位輸出端C，作為向高位芯片進(jìn)行進(jìn)位的控制信號（不是用C的邊沿去觸發(fā)高位計(jì)數(shù)器的CP脈沖端，而是去控制高位計(jì)數(shù)器的當(dāng)S₁、S₂端，從而控制高位計(jì)數(shù)器的計(jì)數(shù)或是保持）。當(dāng)?shù)臀挥?jì)數(shù)器計(jì)數(shù)狀態(tài)從0到8時，C=0，使高位計(jì)數(shù)器的S₁=S₂=0，處于保持狀態(tài)，高位計(jì)數(shù)器不能進(jìn)行計(jì)數(shù)；當(dāng)?shù)臀挥?jì)數(shù)器計(jì)數(shù)到9狀態(tài)（即Q₃Q₂Q₁Q₀=1001）時，C=1，由于兩集成計(jì)數(shù)器共A． 用同一個CP脈沖，雖然S₁=S₂=1，但CP脈沖有效邊沿已過，高位計(jì)數(shù)器并不計(jì)數(shù)；在低位計(jì)數(shù)器的一個計(jì)數(shù)循環(huán)中，只有當(dāng)?shù)谑畟€CP脈沖到來時，高位計(jì)數(shù)器的S₁=S₂=1，處于計(jì)數(shù)狀態(tài)，允許計(jì)數(shù)，使高位計(jì)數(shù)器遞加1。也就是說，低位計(jì)數(shù)器每一個計(jì)數(shù)循環(huán)（10個狀態(tài)）中，C端只在最后一個狀態(tài)發(fā)出一個進(jìn)位控制信號，開啟高位計(jì)數(shù)器進(jìn)行計(jì)數(shù)。本次進(jìn)位完畢后，低位計(jì)數(shù)器歸0，同時C=0，使高位計(jì)數(shù)器的S₁=S₂=0，封鎖了高位計(jì)數(shù)器的CP端，即使有CP脈沖，但高位計(jì)數(shù)器也不計(jì)數(shù)。從而使得低位計(jì)數(shù)器每一個計(jì)數(shù)循環(huán)完成后，允許高位計(jì)數(shù)器計(jì)數(shù)1，達(dá)到進(jìn)位的目的。這種方式級聯(lián)同步計(jì)數(shù)器，所有集成計(jì)數(shù)器共用同一個CP脈沖觸發(fā)，是同步計(jì)數(shù)器，可以克服異步計(jì)數(shù)器中的過度干擾。 前面我們討論了十進(jìn)制集成計(jì)數(shù)器的級聯(lián)，組成的計(jì)數(shù)器是百進(jìn)制、千進(jìn)制、10ⁱ進(jìn)制的計(jì)數(shù)器。用16進(jìn)制集成計(jì)數(shù)器進(jìn)行級聯(lián)，得到的是幾進(jìn)制計(jì)數(shù)器呢？按數(shù)學(xué)上的計(jì)數(shù)規(guī)律，以16進(jìn)位，就是16進(jìn)制，得到16ⁱ進(jìn)制計(jì)數(shù)器（i：為16進(jìn)制數(shù)的位數(shù)，即16進(jìn)制集成計(jì)數(shù)器的個數(shù)），圖3-5就是由兩個16進(jìn)制集成計(jì)數(shù)器級聯(lián)組成的一個16²=256進(jìn)制計(jì)數(shù)器。

圖3-5 兩個16進(jìn)制集成計(jì)數(shù)器級聯(lián)組成的=256進(jìn)制計(jì)數(shù)器

256進(jìn)制計(jì)數(shù)器 :注意：圖3-5與圖3-1的連線完全相同，這里為什么是256進(jìn)制呢？原因就在于采用的芯片是16進(jìn)制集成計(jì)數(shù)器74LS161，而不是十進(jìn)制集成計(jì)數(shù)器74LS160。