開發(fā)Spice宏模型的簡單方法

序論

許多比較老的線性器件，尤其是運算放大器，簡稱“運放”，都沒有SPICE宏模型。即使有，通常使用的也是博伊爾(Boyle)宏模型，該模型以今天的標準來看準確度并不高，即使提供給用戶也不能很好地代表實際器件。

這種基于晶體管的方法使用相對簡單的方程式 —— 工程師可對這些方程式進行相應(yīng)的修改，以滿足各種放大器設(shè)計流程的需要。我們的理念是用來自產(chǎn)品說明書的幾個參數(shù)來創(chuàng)建SPICE(TINA-TI™)宏模型，不管輸入或輸出拓撲結(jié)構(gòu)如何。該技術(shù)基于這樣的假設(shè)：大多數(shù)運算放大器都有一個遠遠超出單位增益帶寬的次極。

一般而言，工程師需要以下參數(shù)：電源電壓、開環(huán)增益與負載、單位增益帶寬、壓擺率、輸入共模范圍、共模抑制比(CMRR)、電源抑制比(PSRR)、Vos、Ios、Ib、開環(huán)輸出阻抗、相位裕度、寬帶噪聲與1/f噪聲、電源電流以及短路電流。對于軌至軌輸出，工程師將需要輸出飽和電壓(輸入輸出電壓差)以及匯點和源點電流。此外，還需要明確規(guī)定負載電阻RL。

以不同顏色突出顯示的方程式是工程師需插入到網(wǎng)表中的方程式。藍色方程式是為了方便工程師自己進行觀察;紅色方程式則是網(wǎng)表末尾的模型參數(shù)中可能需要的。

圖1展示了雙極性輸入和互補金屬氧化物半導(dǎo)體(CMOS)輸出級的拓撲結(jié)構(gòu)。

圖1：非軌至軌雙極性輸入和CMOS輸出運放的三級拓撲結(jié)構(gòu)

輸入級

輸入級包括：一個差分對(Q1/Q2);電流I1、D1和V1 —— 它們可將共模設(shè)置為高電平;Rc1和Rc2;可設(shè)置次極的C1;作為發(fā)射極負反饋的RE1和RE2;EOS —— 一個非反相輸入串聯(lián)的壓控電壓源。該電壓源有好幾個組成部分。第一個代表輸入偏移電壓;第二個與共模抑制比(CMRR)有關(guān)聯(lián);第三個與電源抑制比(PSRR)有關(guān)聯(lián)，等等。

Ios是一個電流源，它代表運放的輸入偏移電流。

中間級包括：一個壓控電流源G1，與R1的一個任意值相對應(yīng);D3/V3 —— 可設(shè)置較高的電壓鉗位;適用于較低電壓鉗位的D4/V4;EVp和Evn —— 它們可分別作為D3/V3和D4/V4的電源。EREF是一個壓控電壓源，可用來生成宏模型的參考節(jié)點。最后，用CF和Rz設(shè)定一個極點/零點，旨在幫助獲得恰當(dāng)?shù)南辔辉６取?/p>

輸出級是由兩個壓控電壓源與兩個晶體管并聯(lián)組成的。

下一個步驟是為網(wǎng)表推導(dǎo)出必要的方程式，以便開發(fā)宏模型。

首先確定I1 —— 來自輸入差分對的尾電流。該值可根據(jù)所采用的工藝技術(shù)而變化。雖然理想情況下工程師可請求從集成電路(IC)設(shè)計人員那里獲得它，但工程師并非一直擁有這樣的選擇權(quán);因此，最好將它設(shè)置為100μA和1mA之間的任意數(shù)。

請將爾利電壓VA設(shè)置為130，將IS設(shè)置為1E-16。Beta表示為BF1，等于I1/2*Ib，其中Ib是來自產(chǎn)品說明書的輸入偏置電流值。

如果使用5V的電源，接下來請采用V1 = Vs-Vcm將共模設(shè)置為高電平。電壓軌提供了1V的共模上限電壓，所以請將V1設(shè)置為1V。

集電極電阻器RC1和RC2經(jīng)設(shè)置等于0.2(VRC)乘以2再除以I1。

就發(fā)射極負反饋電阻器RE1和RE2而言：

RE1 = RE2 =(BF1*RC1-rπ*Avinput) (1)

其中

rπ = [(BF1*VT*2)/I1]，而Avinput = Aol*1000/(Avout*Avmiddle) (2)

請注意：VT = kT/q，其中k是波爾茲曼常數(shù)(1.38E-23);T是環(huán)境溫度，以開爾文(K)為單位;q是一個電子的電荷量(1.6E-19)。在300ºK時，VT = 25.9或26mv。

輸入級的最后一個步驟是探究跨輸入差分對的電容器C1：

C1 =(1/2*RC1*p1)，其中p1=90-m-fz (3)

在該方程式中，m是來自產(chǎn)品說明書的相位裕度;fz是來自Rz的遲滯分攤量(中間級里的零點)，且fz = atan(GBP/fz)(以度數(shù)來表示)。

請注意：GBP是運放的單位增益帶寬，而fz是在中間級里計算出的零點。

讓我們來總結(jié)一下我們到此為止所擁有的關(guān)于雙極性輸入級的信息：

網(wǎng)表(宏模型)所需的值：

I1 = 100e-6

VA = 130

IS = 1E-16

BF1 = I1/2*Ib

V1 = Vs-Vcm，高電平

RC1 = RC2 = 2*VRC/I1

可選：RE1 = RE2 =(BF1*RC1-rπ*Avinput)

C1 =(1/2*RC1*p1)，其中p1 = 90-m-fz

以下是網(wǎng)表的樣子：

* 器件引腳配置順序 +IN -IN V+ V- OUT

* 器件引腳編號 1 3 5 2 4

* 節(jié)點分配

* 非反相輸入

* | 反相輸入

* | | 正電源

* | | | 負電源

* | | | | 輸出

* | | | | |

* | | | | |

.SUBCKT MOCK 1 2 99 50 45

*

* 輸入級

*

Q1 3 7 5 PIX

Q2 4 2 6 PIX

RE1 5 8 4E3

RE2 6 8 4E3

RC1 3 50 68.5

RC2 4 50 68.5

I1 99 8 100E-6

C1 3 4 8.44E-13

D1 99 9 DX

V1 9 8 0.9

EOS 7 1 POLY(5)(73,98)(22,98)(81,98)(80,98)(83,98)0.5E-3 11111

IOS 1 2 1.1E-9

請注意：在EOS項中的第一個常數(shù)是500μV的輸入偏移電壓最大值。

中間級

在這一部分，將R1任意設(shè)置為1MΩ?？砂聪铝蟹匠淌接嬎愠鰤嚎仉娏髟碐1：

G1 = R1*Cf/(I1*RC1) (4)

請注意：Rc1 = Rc2。

現(xiàn)在需要確定Cf，它被表示為：

Cf = 1/2π* fdom*R1*(Avout+1) (5)

其中fdom是主導(dǎo)極點，被表示為GBP/Aol*sqrt(1+(Aol^2/p1^2))。GBP是運放的單位增益帶寬。

p1 = GBP/TAN(90-m-2)

fz = gm5+gm6/2π*Cf

gm5 = sqrt(2*kp*W/L5*Id)

gm6 = sqrt(2*kp*W/L6*Id)

Id = 1/2kp*(W/L5)*(Vdc5-Vt5)*2*(1+*Vs/2) (6)

其中kp是一個被稱為跨導(dǎo)的工藝參數(shù)，切勿與gm相混淆。

請注意：gm5和gm6是不同的值，因為W/L5和W/L6是相互獨立的，且與每個晶體管的電流增益β(β5和β6)有關(guān)聯(lián)。

最后，按下列規(guī)定設(shè)置鉗位二極管：

V3 = 0.7 + Vs/2-V30max

V4 = 0.7 + Vs/2 + V30min

其中Vs是電源電壓。

V30max = 2*Isink*Req-(VDC6-Vt6) (7)

其中Req是電流(匯點電流)為1mA時的輸入輸出電壓差。

V30 min = 2*Isource*Req-(VDC5-Vt5) (8)

在這種情況下，方程式(8)中的Req等于VDO —— 此時電流(源點電流)為1mA。

我們將討論VDC6-Vt6和VDC5-Vt5在輸出級的計算。

中間級增益AVmiddle的計算式為G1*R1*2。

以下是網(wǎng)表的樣子：

增益級

G1 98 30(4,6)3.73E-03

R1 30 98 1.00E + 06

CF 30 31 8.1E-10

RZ 45 31 3.91E + 02

V3 32 30 2.14E + 00

V4 30 33 2.08E + 00

D3 32 97 DX

D4 51 33 DX

軌至軌CMOS輸出級

如圖1所示，輸出級由P型和N型MOS晶體管對組成。同樣，就雙極性設(shè)計而言，它也將有一個pnp型管和一個npn型管。

還存在兩個壓控電壓源：用于PMOS和NMOS晶體管的EG1和EG2。

讓我們從輸出增益Avout開始：

gm5*Req+gm6*RLeq

Req = rds5*RL/rds5+RL (9)

其中RL是負載電阻，而rds5 = 1/*Id。

請注意：因為對兩種晶體管來說和Id是相同的，所以NMOS的Req和PMOS的Req也是相同的(Req = rds5*RL/rds5+RL)。

W/L5=β5/kp

β5=1/2*Isource*Req*2 (10)

其中Req是電流(對PMOS而言指源點電流;對NMOS而言則指匯點電流)為1mA時的輸入輸出電壓差。

對于NMOS，讓我們把方程式改寫為：

rds5 = 1/*Id

W/L6 = β6/kp

β6 = 1/2*Isink*Req*2 (11)

就器件和工藝參數(shù)而言，您將需要下列信息：

= 0.01

VTO = 0.328

KP = 1E-5

對于軌至軌輸出級，工程師將需要最大匯點電流和最大源點電流(由產(chǎn)品說明書或設(shè)計人員規(guī)定)：

Vdc5-Vt5 = 1/(Ro*β5+sqrt(β5*β6)) (12)

其中Ro是開環(huán)輸出阻抗。

Vdc6-Vt6 = Vdc5-Vt5*sqrt(β5/β6) (13)

網(wǎng)表中的輸出級看起來應(yīng)該是這樣的：

* 輸出級

M1 45 46 99 99 POX L = 1E-6 W = 3.20E-03

M2 45 47 50 50 NOX L = 1E-6 W = 2.78E-03

EG1 99 46 POLY(1)(98，30)3.684E-01 1

EG2 47 50 POLY(1)(30，98)3.714E-01 1

*

在該模型的末尾以下面的方式列出了工藝和器件參數(shù)：

* 模型

*

.MODEL POX PMOS(LEVEL = 2，KP = 1.00E-05，VTO = -0.328，LAMBDA = 0.01，RD = 0)

.MODEL NOX NMOS(LEVEL = 2，KP = 1.00E-05，VTO = + 0.328，LAMBDA = 0.01，RD = 0)

.MODEL PIX PNP(BF = 625，IS = 1E-16，VAF = 130)

.MODEL DX D(IS = 1E-14，RS = 0.1)

.MODEL DNOISE D(IS = 1E-14，RS = 0時，KF = 1.21E-10)

*

.ENDS MOCK

將CMRR和PSRR添加到您的模型

添加CMRR和PSRR就像具有壓控電壓源的電阻電容器(RC)網(wǎng)絡(luò)那么簡單(圖2)。

圖2. 可產(chǎn)生小信號CMRR、PSRR和噪聲(包括閃爍噪聲)的簡單電阻電容器(RC)網(wǎng)絡(luò)

為模擬這些，我們需要的全部信息有：DC值、極點和零點位置，可在產(chǎn)品說明書的圖中找到。

E1 =【10^ -(CMRR/20)*(零點/極點)】/2 (14)

就CMRR而言：

其中CMRR是DC值(以dB為單位)，零點和極點所用單位是Hz。

R10 = 1/2*π*極點*C10 (15)

其中C10被任意設(shè)置為1μF(1E-6)。

R20 = 1/2*π*零點*C10 (16)

模型PSRR與CMRR的方式相同。PSRR增益項被表示為兩項：

1. a = -Vs*EPS1(方程式11)，其中Vs是電源電壓，而EPS1 =【10^ -(CMRR/20)*(零點/極點)/2(方程式2)。在網(wǎng)表內(nèi)，該表達式代表PSRR網(wǎng)絡(luò)中的“b”項。

2. “a”被用來抵消在指定電源電壓下由“b”項引起的DC誤差，并反饋到輸入端的EOS源。

正因如此，PSRR在網(wǎng)表中這樣表示：

EPS1 21 98 POLY(1)(99,50)a b

其中a和b均來源于上述的方程式1和方程式2。

根據(jù)網(wǎng)表，CMRR和PSRR如下所示：

* CMRR網(wǎng)絡(luò)

*

E1 72 98 PLOY(2)(1,98)(2.98)0 5E-01 5E-01

R10 72 73 1.59E + 02

R20 73 98 1.59E-03

C10 72 73 1.00E-06

*

* PSRR網(wǎng)絡(luò)

*

EPS1 21 98 PLOY(1)(99,50)-1.2E-02 1

RPS1 21 22 1.59E + 2

RPS2 22 98 1.59E-3

CPS1 21 22 1.00E-06

寬帶噪聲與1/f噪聲

為了模擬噪音，工程師可以借助電流控制電壓源(HN用于寬帶噪聲，HFN則用于1/f噪聲或閃爍噪聲)來創(chuàng)建一個單獨的網(wǎng)絡(luò)。首先，計算DNOISE(在網(wǎng)表中)所需的器件參數(shù)。KF表示為：

KF = en^2*fc (17)

其中fc是1/f轉(zhuǎn)角頻率(來自產(chǎn)品說明書)，而en是寬帶噪聲(來自產(chǎn)品說明書)。

HN被表示為：

Sqrt(en^2-entotal^2-en^2) (18)

所有噪聲源均應(yīng)以nV/sqrtHz為單位。

電流控制電壓源具有兩個項：a和b。

將“b”項設(shè)置成一個任意值1。“a”項等于“b”項除以1,000。這可跨閃爍噪聲二極管從EOS源處的反饋(作為DC誤差)中消除DC偏置電壓。

15nV/rt(Hz)的電壓噪聲參考

*

VN1 80 98 0

RN1 80 98 16.45E-3

HN 81 98 VN1 15

RN2 81 98 1

*

* 閃爍噪聲轉(zhuǎn)角

*

DFN 82 98 DNOISE

VFN 82 98 DC 0.6551

HFN 83 98 POLY(1)VFN 1.00E-03 1.00E + 00

RFN 83 98 1

電源電流

工程師可借助壓控電流源模擬電源電流。能用來對該電流進行設(shè)置的多項式表示為：

GSY 99 50 POLY(1)(99,50)a b (19)

對“a”項進行設(shè)置，使其等于：

Is - Idq - I1 -(“b”*Vs) (20)

其中Is是電源電流;I1是尾電流(輸入級);而Vs是電源電壓。

Idq = kp*0.5*(W/L5)*Vdc5*2*(1+*VS/2) (21)

我們的理念是將輸入對從內(nèi)部電源驅(qū)至該模型，使它不為該模型汲取外部電流。“b”項僅僅是來自產(chǎn)品說明書的曲線Is與Vs的斜率。

* 內(nèi)部電壓參考

*

EREF 98 0 POLY(2)(99.0)(50,0)0 0.5 0.5

GSY 99 50 POLY(1)(99,50)-11.2E-04 5.00E-07

EVP 97 98(99,50)0.5

EVN 51 98(50,99)0.5

結(jié)論

采用這種技術(shù)創(chuàng)建的宏模型能提供非常準確的結(jié)果，并使用參考部分提供的測試電路集合對該模型進行測試。還可基于產(chǎn)品說明書的參數(shù)調(diào)整公式，以便迅速改變該模型來滿足工程師的需求。