基于ARM的數(shù)字調(diào)壓控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

3 PCB的板級(jí)設(shè)計(jì)與仿真

當(dāng)完成系統(tǒng)的硬件設(shè)計(jì)和原理圖繪制之后，開始進(jìn)行PCB電路板設(shè)計(jì)，本系統(tǒng)的PCB設(shè)計(jì)使用Cadence 16.3進(jìn)行。進(jìn)行PCB板級(jí)設(shè)計(jì)之前應(yīng)做好如下準(zhǔn)備工作：做好元器件的模型庫(kù)和元器件的封裝，設(shè)計(jì)PCB板。根據(jù)前文所述，本系統(tǒng)硬件采用底板加核心板的設(shè)計(jì)方法，因此要根據(jù)實(shí)際需求的尺寸分別設(shè)計(jì)底板和核心板的PCB板，設(shè)計(jì)板子的疊層，根據(jù)需求核心板設(shè)置為6層板，底板設(shè)置為2層板，之后進(jìn)行布局和布線操作。由于本系統(tǒng)中內(nèi)存和處理器之間的電路屬于高速電路，因此需要對(duì)內(nèi)存的時(shí)鐘線及數(shù)據(jù)線進(jìn)行仿真，來驗(yàn)證布線的正確性，仿真使用Allegro PCB SI GXL進(jìn)行。

DDR時(shí)鐘線是內(nèi)存電路中最重要的線路，布線時(shí)采用差分對(duì)走線。仿真時(shí)打開本設(shè)計(jì)的PCB文件，首先建立DDR時(shí)鐘的差分對(duì)，之后進(jìn)行仿真前的參數(shù)設(shè)定，包括板子的疊層設(shè)置、差分阻抗設(shè)置、測(cè)量差分緩沖延遲及為內(nèi)存和處理器分別分配SI模型。由于Cadence PCB SI在仿真過程中使用的是DML模型，因此在仿真前需要將器件的IBIS模型進(jìn)行驗(yàn)證，沒有錯(cuò)誤后轉(zhuǎn)換成DML模型，然后添加到模型庫(kù)的路徑之下。在測(cè)量差分緩沖延遲時(shí)，在處理器模型的引腳列表中找到DDR時(shí)鐘的兩個(gè)引腳，并進(jìn)行引腳的耦合設(shè)置。上一步完成之后，開始進(jìn)行內(nèi)存時(shí)鐘差分對(duì)的仿真。首先設(shè)置互連模型參數(shù)，使用SigXplorer PCB SI GXL進(jìn)行拓?fù)涞奶崛?。打開約束管理器，選中DDR時(shí)鐘的差分對(duì)，提取其拓?fù)浣Y(jié)構(gòu)，如圖4所示。

然后對(duì)相關(guān)仿真參數(shù)和差分驅(qū)動(dòng)器激勵(lì)進(jìn)行設(shè)置，設(shè)置完成后使用無損互連分析對(duì)內(nèi)存時(shí)鐘差分對(duì)進(jìn)行仿真。波形的眼圖如圖5所示。

使用如上同樣的方法對(duì)內(nèi)存數(shù)據(jù)線進(jìn)行波形圖和波形的眼圖仿真，依據(jù)得到的眼圖判定布線是否合理得當(dāng)，若眼圖較亂則需要調(diào)整布線，之后再進(jìn)行仿真驗(yàn)證。

4 ARM數(shù)字調(diào)壓控制系統(tǒng)的軟件設(shè)計(jì)

ARM數(shù)字調(diào)壓控制系統(tǒng)使用Linux操作系統(tǒng)，系統(tǒng)應(yīng)用程序軟件在Qt 4.0環(huán)境下開發(fā)。系統(tǒng)啟動(dòng)后自動(dòng)運(yùn)行應(yīng)用程序，其主界面如圖6所示。界面中預(yù)置了固定電壓輸出按鈕、步長(zhǎng)調(diào)節(jié)按鈕、微調(diào)按鈕、復(fù)位按鈕和輸出校對(duì)按鈕。程序中提供了兩種不同的步進(jìn)調(diào)節(jié)長(zhǎng)度，步進(jìn)可選為1 V或5 V步進(jìn)。系統(tǒng)啟動(dòng)后默認(rèn)為1V步進(jìn)長(zhǎng)度。按復(fù)位鍵后輸出電壓被清零。

本系統(tǒng)的軟件流程圖如圖7所示。當(dāng)使用本系統(tǒng)進(jìn)行數(shù)字調(diào)壓控制的時(shí)候，首先啟動(dòng)本系統(tǒng)，待系統(tǒng)正常上電啟動(dòng)后，系統(tǒng)自動(dòng)運(yùn)行控制應(yīng)用程序，用戶通過可視化的輸入界面選擇需要輸出的電壓值，用戶選擇后應(yīng)用程序調(diào)用底層驅(qū)動(dòng)程序?qū)⒅噶顢?shù)據(jù)傳遞給處理器進(jìn)行處理，處理器接到調(diào)用請(qǐng)求后將指令數(shù)據(jù)通過同步串行接口發(fā)送給數(shù)模信號(hào)轉(zhuǎn)換模塊，轉(zhuǎn)換結(jié)果輸出給正弦波調(diào)壓模塊以得到所需的電壓值;同時(shí)也可通過up、down調(diào)節(jié)按鈕對(duì)輸出電壓進(jìn)行微調(diào)，直到得到理想的輸出值為止。復(fù)位鍵用來對(duì)調(diào)壓模塊進(jìn)行復(fù)位，使得輸出端壓降為0 V。數(shù)模信號(hào)轉(zhuǎn)換過程中使用的公式如下：

其中，n為轉(zhuǎn)換精度，此處等于12;D為二進(jìn)制指令代碼，12位長(zhǎng)度;AVDD為參考電壓值，等于5 V;VOUT為調(diào)制輸出電壓值，范圍是0～5 V。

5 實(shí)驗(yàn)結(jié)果

對(duì)于本系統(tǒng)的測(cè)試分兩步進(jìn)行。首先將家用節(jié)能燈泡連接至正弦波調(diào)壓模塊的輸出端，檢查連接無誤后打開系統(tǒng)開關(guān)，上電啟動(dòng)系統(tǒng)。首先按復(fù)位鍵，將輸出清零，此時(shí)燈泡處于熄滅狀態(tài)，之后連續(xù)按下“up”鍵將看到燈泡逐漸變亮，相反按下“down”鍵燈泡逐漸變暗直到完全熄滅。本步實(shí)驗(yàn)的目的是進(jìn)行系統(tǒng)的功能驗(yàn)證，即驗(yàn)證本系統(tǒng)是否存在調(diào)壓功能。本次試驗(yàn)結(jié)束后，將燈泡取下，將振動(dòng)器連接至正弦波調(diào)壓模塊的輸出端，本步實(shí)驗(yàn)的目的是定量測(cè)試系統(tǒng)調(diào)壓功能是否具有線性特性。同樣方法檢查連接無誤后上電啟動(dòng)系統(tǒng)，系統(tǒng)啟動(dòng)后按下復(fù)位鍵，將輸出端電壓清零。此時(shí)連續(xù)按下“up”鍵，使電壓從0 V開始逐漸增大，然后反方向按下“down”鍵，使電壓逐漸減小到0 V，測(cè)試過程中使用萬用表測(cè)量輸出端電壓和電流，并使用測(cè)振儀測(cè)量振動(dòng)器的振動(dòng)幅度，記錄測(cè)量結(jié)果。本次試驗(yàn)反復(fù)測(cè)量4次，每次記錄37次

結(jié)果，將4次測(cè)量結(jié)果取平均值，并繪制電壓、電流及對(duì)應(yīng)振動(dòng)幅度的變化趨勢(shì)如圖8所示。

6 結(jié)論

文中詳細(xì)描述了基于ARM的數(shù)字調(diào)壓控制系統(tǒng)的設(shè)計(jì)流程及實(shí)現(xiàn)方法，并進(jìn)行了試驗(yàn)檢測(cè)。通過第一步測(cè)試證明了本系統(tǒng)對(duì)電壓調(diào)節(jié)控制的有效性，而第二步測(cè)試結(jié)果的變化趨勢(shì)圖表明，輸出端電壓呈明顯線性變化，電流在線性增大到一定數(shù)值后變化趨緩。而在電壓、電流的共同影響下振動(dòng)幅度呈指數(shù)上升趨勢(shì)變化，由于受到測(cè)振儀的測(cè)量精度限制，5微米以下振幅變化較緩，敏感度較低，5微米以上振動(dòng)幅度呈較明顯線性上升變化趨勢(shì)。

文中所述的數(shù)字調(diào)壓控制系統(tǒng)可以實(shí)現(xiàn)理想的線性調(diào)壓控制，具有調(diào)節(jié)精度高、速度快、易于操作使用等優(yōu)點(diǎn)，在后期的改進(jìn)中仍需要對(duì)調(diào)節(jié)誤差進(jìn)行控制，使精確度進(jìn)一步增大。在應(yīng)用控制軟件上根據(jù)實(shí)際控制需求進(jìn)行功能的擴(kuò)展與優(yōu)化。