新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 用協(xié)處理器提高μC/OS-II的實(shí)時(shí)性回到頂部

用協(xié)處理器提高μC/OS-II的實(shí)時(shí)性回到頂部

作者: 時(shí)間:2016-10-08 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://2s4d.com/article/201610/305735.htm

μC/OS-II中,時(shí)鐘節(jié)拍中斷服務(wù)子程序需要遍歷整個(gè)任務(wù)控制塊鏈表,不同應(yīng)用中任務(wù)數(shù)目不同,遍歷整個(gè)任務(wù)控制塊鏈表所花費(fèi)的時(shí)間就不同。時(shí)鐘節(jié)拍中斷所帶來的不確定性是影響μC/OS-II實(shí)時(shí)性指標(biāo)的唯一因素。采用協(xié)處理器來實(shí)現(xiàn)μC/OS-II的時(shí)鐘節(jié)拍可以很好地解決這個(gè)問題。

如果使用協(xié)處理器來響應(yīng)μC/OS-II的時(shí)鐘節(jié)拍中斷,那么μC/OS—II任務(wù)控制塊鏈表的遍歷和延時(shí)計(jì)數(shù)器減1操作均由協(xié)處理器完成。主CPU只有在需要做任務(wù)調(diào)度時(shí)才會(huì)進(jìn)入相應(yīng)的中斷服務(wù)子程序,因此主CPU運(yùn)行中斷服務(wù)子程序的時(shí)間是固定值。由于主CPU的運(yùn)行時(shí)間不會(huì)被時(shí)鐘節(jié)拍中斷占用,因而可以采用很高頻率的時(shí)鐘節(jié)拍來提高μC/OS-II的計(jì)時(shí)精度。


上一頁 1 2 3 下一頁

關(guān)鍵詞:

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉