新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 時鐘分配芯片 在高速并行數(shù)據(jù)采集中的應用

時鐘分配芯片 在高速并行數(shù)據(jù)采集中的應用

作者: 時間:2009-12-14 來源:網(wǎng)絡 收藏

多片ADC并行采樣的方式可以彌補單片ADC采樣率低的不足。通過對ADC時鐘的精確控制,可使采樣系統(tǒng)在單位時間內(nèi)獲得更多的樣本信息。理論上,如果單片ADC芯片的采樣速率是f,那么通過M片ADC芯片的并行采樣,可以實現(xiàn)M?f的采樣率。多片ADC并行采樣的結構框圖如圖4所示。

本文引用地址:http://2s4d.com/article/195590.htm

3 系統(tǒng)實現(xiàn)及時鐘芯片配置
如上所述,利用M片ADC芯片理論上可以把采樣率提高到單片ADC的M倍。那么利用4片采樣率為250 Msps的ADC芯片AD9481,可以把采樣率提高到1 Msps水平。其中時鐘芯片的配置是設計的重要環(huán)節(jié)。



評論


相關推薦

技術專區(qū)

關閉