IC測(cè)試原理解析(第三部分)

芯片測(cè)試原理討論在芯片開發(fā)和生產(chǎn)過程中芯片測(cè)試的基本原理，一共分為四章，下面將要介紹的是第三章。我們?cè)诘谝徽陆榻B了芯片測(cè)試的基本原理；第二章討論了怎么把這些基本原理應(yīng)用到存儲(chǔ)器和邏輯芯片的測(cè)試上；本文主要介紹混合信號(hào)芯片的測(cè)試；接下來的第四章將會(huì)介紹射頻/無線芯片的測(cè)試。

第三章 混合信號(hào)芯片測(cè)試基礎(chǔ)

基于DSP的測(cè)試技術(shù)

利用基于數(shù)字信號(hào)處理(DSP)的測(cè)試技術(shù)來測(cè)試混合信號(hào)芯片與傳統(tǒng)的測(cè)試技術(shù)相比有許多優(yōu)勢(shì)。這些優(yōu)勢(shì)包括：

由于能并行地進(jìn)行參數(shù)測(cè)試，所以能減少測(cè)試時(shí)間；

由于能把各個(gè)頻率的信號(hào)分量區(qū)分開來(也就是能把噪聲和失真從測(cè)試頻率或者其它頻率分量中分離出來)，所以能增加測(cè)試的精度和可重復(fù)性。

能使用很多數(shù)據(jù)處理函數(shù)，比如說求平均數(shù)等，這對(duì)混合信號(hào)測(cè)試非常有用

采樣和重建

采樣用于把信號(hào)從連續(xù)信號(hào)(模擬信號(hào))轉(zhuǎn)換到離散信號(hào)(數(shù)字信號(hào))，重建用于實(shí)現(xiàn)相反的過程。自動(dòng)測(cè)試設(shè)備(ATE)依靠采樣和重建給待測(cè)芯片(DUT)施加激勵(lì)信號(hào)并測(cè)量它們的響應(yīng)。測(cè)試中包含了數(shù)學(xué)上的和物理上的采樣和重建。圖1中說明了在測(cè)試一個(gè)音頻接口芯片時(shí)用到的各種采樣和重建方法。

純數(shù)學(xué)理論上，如果滿足某些條件，連續(xù)信號(hào)在采樣之后可以通過重建完全恢復(fù)到原始信號(hào)，而沒有任何信號(hào)本質(zhì)上的損失。不幸的是，現(xiàn)實(shí)世界中總不能如此完美，實(shí)際的連續(xù)信號(hào)和離散信號(hào)之間的轉(zhuǎn)換總會(huì)有信號(hào)的損失。

我們周圍物理世界上的許多信號(hào)，比如說聲波、光束、溫度、壓力在自然界都是模擬的信號(hào)?，F(xiàn)今基于信號(hào)處理的電子系統(tǒng)都必須先把這些模擬信號(hào)轉(zhuǎn)換為能與數(shù)字存儲(chǔ)，數(shù)字傳輸和數(shù)學(xué)處理兼容的離散數(shù)字信號(hào)。接下來可以把這些離散數(shù)字信號(hào)存儲(chǔ)在計(jì)算機(jī)陣列之中用數(shù)字信號(hào)處理函數(shù)進(jìn)行必要的數(shù)學(xué)處理。

采樣和重建在混合信號(hào)測(cè)試中的應(yīng)用

重建是采樣的反過程。此過程中，被采樣的波形(脈沖數(shù)字信號(hào))通過一個(gè)數(shù)模轉(zhuǎn)換器(DAC)和反鏡象濾波器一樣的硬件電路轉(zhuǎn)換為連續(xù)信號(hào)波形。重建會(huì)在各個(gè)采樣點(diǎn)之間填補(bǔ)上丟失的波形。DAC和濾波器的組合就是一個(gè)重建的過程，可以用圖2所示的沖擊響應(yīng)p(t)來表示。

由一個(gè)數(shù)據(jù)序列重建連續(xù)時(shí)間波形

混合信號(hào)測(cè)試介紹

最常見的混合信號(hào)芯片有：模擬開關(guān)，它的晶體管電阻隨著數(shù)字信號(hào)變化；可編程增益放大器(PGAs)，能用數(shù)字信號(hào)調(diào)節(jié)輸入信號(hào)的放大倍數(shù)；數(shù)模轉(zhuǎn)換電路(D/As or DACs)；模數(shù)轉(zhuǎn)換電路(A/Ds or ADCs)；鎖相環(huán)電路(PLLs)，常用于生成高頻基準(zhǔn)時(shí)鐘或者從異步數(shù)據(jù)流中恢復(fù)同步時(shí)鐘。

終端應(yīng)用和測(cè)試考慮

許多混合信號(hào)的應(yīng)用，比如說移動(dòng)電話，硬盤驅(qū)動(dòng)器，調(diào)制解調(diào)器， 馬達(dá)控制器以及多媒體音頻/視頻產(chǎn)品等，都使用了放大器，濾波器，開關(guān)，數(shù)模/模數(shù)轉(zhuǎn)換以及其它專用模擬和數(shù)字電路等多種混合信號(hào)電路。盡管測(cè)試器件內(nèi)部每個(gè)獨(dú)立電路非常重要，同樣系統(tǒng)級(jí)的測(cè)試也非常重要。系統(tǒng)級(jí)測(cè)試保證電路在整體上能滿足終端應(yīng)用的要求。為了測(cè)試大規(guī)模的混合信號(hào)電路，我們必須對(duì)該電路的終端應(yīng)用有基本的了解。圖3所示是數(shù)字移動(dòng)電話的模塊圖，此系統(tǒng)擁有許多復(fù)雜的混合信號(hào)部件，是混合信號(hào)應(yīng)用很好的一個(gè)例子。

復(fù)雜混合信號(hào)應(yīng)用的簡(jiǎn)單模塊圖：數(shù)字移動(dòng)電話系統(tǒng)

基本的混合信號(hào)測(cè)試

直流參數(shù)測(cè)試

接觸性測(cè)試(短路開路測(cè)試)用于保證測(cè)試儀到芯片接口板的所有電性連接正常。

漏電流測(cè)試是指測(cè)試模擬或數(shù)字芯片高阻輸入管腳電流，或者是把輸出管腳設(shè)置為高阻狀態(tài)，再測(cè)量輸出管腳上的電流。盡管芯片不同，漏電流大小會(huì)不同，但在通常情況下，漏電流應(yīng)該小于1uA。漏電流主要用于檢測(cè)以下幾種缺陷：芯片內(nèi)部不同層之間的短路或者漏電，DC偏差或者其他參數(shù)偏移等。這些缺陷最終會(huì)導(dǎo)致芯片不能正常工作。過大的漏電流也會(huì)引起器件的早期失效使終端系統(tǒng)故障。 通常會(huì)進(jìn)行兩次漏電流測(cè)試，第一次是給待測(cè)管腳施加高電壓(和電源電壓相近的電壓)， 另一次是給待測(cè)管腳施加接近零電壓(或芯片負(fù)電源電壓)。 這兩種測(cè)試分別稱作高電平漏電流測(cè)試(IIH)和低電平漏電流測(cè)試(IIL)。

電源電流測(cè)試

測(cè)試芯片每個(gè)電源管腳消耗的電流是發(fā)現(xiàn)芯片是否存在災(zāi)難性缺陷的最快方法之一。每個(gè)電源管腳被設(shè)置為預(yù)定的電壓，接下來用自動(dòng)測(cè)試設(shè)備的測(cè)量單元測(cè)量這些電源管腳上的電流。這些測(cè)試一般在測(cè)試程序的開始時(shí)進(jìn)行，以快速有效地選出那些完全失效的芯片。電源測(cè)試也用于保證芯片的功耗能滿足終端應(yīng)用的要求。

DAC和ADC測(cè)試規(guī)格

DAC和ADC芯片必須執(zhí)行一些特定的靜態(tài)和動(dòng)態(tài)參數(shù)檢測(cè)。下一面一一介紹這些指標(biāo)：

DAC靜態(tài)參數(shù)指標(biāo)

分辨率(Resolution)是指DAC輸出端所能變化的最小值。

滿量程范圍(FSR), 是指DAC輸出信號(hào)幅度的最大范圍，不同的DAC有不同的滿量程范圍。該范圍可以是正和/或負(fù)電流，正和/或負(fù)電壓。

最小有效位(LSB)大小是指輸入代碼變化最小數(shù)值時(shí)輸出端模擬量的變化。

差分非線性度(DNL)用于測(cè)量小信號(hào)非線性誤差。計(jì)算方法：本輸入代碼和其前一輸入代碼之間模擬量的變化減去1個(gè)最小有效位(LSB)大小。

單調(diào)性是指如果增加輸入代碼其輸出模擬量也會(huì)保持相應(yīng)的增加或反之的特性。該特性對(duì)使用在反饋環(huán)電路之中的DAC非常重要，它能保證反饋環(huán)不會(huì)被死鎖在兩個(gè)輸入代碼之間。

整體非線性度(INL)是指對(duì)一個(gè)輸入代碼所有非線性度的累計(jì)。這一參數(shù)可以通過測(cè)量該代碼相應(yīng)的輸出模擬量與起終點(diǎn)間直線之間的偏差來完成。

偏差(offset)是指DAC的輸入代碼為0時(shí)DAC輸出模擬量與理想輸出的偏差。

增益誤差(gain error)是指DAC的輸入代碼為最大時(shí)DAC實(shí)際輸出模擬量與理想輸出的偏差。

精度(accuracy)是指DAC的輸出與理想情況的偏差，包括了所有以上的這些錯(cuò)誤，有時(shí)用百分比來表示。一般情況不直接測(cè)量該參數(shù)，通過靜態(tài)錯(cuò)誤的計(jì)算而得出其結(jié)果。

ADC靜態(tài)參數(shù)規(guī)格

滿量程范圍(FSR)的定義與DAC的一樣。

偏差(offset error)是指保證輸出代碼為0時(shí)的理想輸入模擬量與實(shí)際輸入模擬量的偏差。計(jì)算方法：輸出第一個(gè)代碼發(fā)生變化時(shí)ADC的實(shí)際輸入模擬值減去1/2個(gè)最小有效位(LSB)大小再減去理想的0代碼輸入模擬值。

ADC的增益誤差(gain error)是指滿量程輸入時(shí)輸出代碼的誤差。計(jì)算方法：滿量程輸出代碼加上1 1/2最小有效位(LSB)時(shí)輸入值與滿量程輸出代碼時(shí)輸入之間的差值，再加上偏差(offset error)。

最小有效位(LSB)大小是通過測(cè)量最小的和最大的轉(zhuǎn)換點(diǎn)后計(jì)算得到的。理想情況下，模擬輸入變化一個(gè)LSB值，將引起輸出端變化一個(gè)代碼。

差分非線性度(DNL)用于測(cè)量小信號(hào)非線性誤差。計(jì)算方法：兩個(gè)轉(zhuǎn)換點(diǎn)之間的模擬輸入量之差減去一個(gè)最小有效位(LSB)值。

無丟碼(no missing code)是指該ADC在實(shí)際情況下能產(chǎn)生多少位輸出。一個(gè)14位的ADC可能被說明為”無丟碼位數(shù)為12(no missing codes to 12 bits)”，這就表明此ADC在輸入變化時(shí)，其輸出端的低兩位代碼不會(huì)發(fā)生變化，而只是其它的高12位代碼能發(fā)生變化。

整體非線性度(INL)是指一個(gè)指定代碼中點(diǎn)實(shí)際輸入和理想傳輸函數(shù)線上輸入之間的偏差。

ADC的測(cè)量精度概念與DAC的相似。

DAC動(dòng)態(tài)參數(shù)指標(biāo)

信噪比(SNR)是通過給DAC施加一個(gè)滿量程的正弦波數(shù)字代碼再分析其輸出波形頻率特性而得到的。DAC的輸出經(jīng)過濾波濾除基波分量以及所有諧波分量后剩下部分就是噪聲。SNR就是基波分量與所有噪聲分量之和的比值。

信號(hào)與噪聲諧波比(SNDR或SINAD)跟SNR的計(jì)算方法一樣，只是諧波分量也計(jì)算在噪聲內(nèi)。

全諧波失真(THD)和SINAD相似，但它只包含諧波分量不包括噪聲。在這個(gè)比值計(jì)算中，基波分量是分母而不是分子。DAC的輸入為一個(gè)正弦波的數(shù)字代碼；其輸出是階梯狀的正弦波輸出，需要通過一個(gè)濾波器進(jìn)行平滑處理。經(jīng)濾波后的輸出波形再在頻域進(jìn)行分析，尋找與基波頻率相關(guān)的諧波分量。

互調(diào)失真(IM)用于測(cè)試由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測(cè)芯片的非線性度而引起的。測(cè)試該參數(shù)時(shí)：先給待測(cè)DAC輸入兩個(gè)頻率分量的波形數(shù)字代碼，再計(jì)算輸出波形中的兩個(gè)頻率之和及之差信號(hào)分量。

最大轉(zhuǎn)換速率(maximum conversion rates)是芯片規(guī)格書指標(biāo)之一。當(dāng)DAC的輸入變化時(shí)，其輸出端需要一段時(shí)間才能得到穩(wěn)定的相應(yīng)輸出值。最長(zhǎng)的穩(wěn)定時(shí)間就是最大轉(zhuǎn)換速率。

建立時(shí)間(settling)是指輸出值達(dá)到并穩(wěn)定在預(yù)定值的+-1/2LSB范圍或某些別的規(guī)定范圍之內(nèi)所需的時(shí)間。

ADC動(dòng)態(tài)參數(shù)指標(biāo)

信噪比(SNR)的概念與運(yùn)算放大器的概念一樣。和THD測(cè)量類似，給ADC輸入端加一個(gè)純正弦波，通過ADC芯片的采樣之后，輸出一組數(shù)字代碼。再用數(shù)字信號(hào)處理算法提取其中的SNR信息。SNR的單位是dB。

總諧波失真(THD)的概念與運(yùn)算放大器的概念一樣，但他們的測(cè)試方法不一樣。給ADC輸入一個(gè)純正弦波，輸出是一組由正弦波采樣而來的數(shù)字代碼，我們?cè)侔堰@些代碼與理想正弦波特性進(jìn)行比較。使用數(shù)字信號(hào)處理算法提取其中的總諧波失真信息。單位是dB。

信號(hào)與噪聲諧波比(SNDR或SINAD)是基波分量與噪聲及諧波失真分量總和的比值，單位是dB。

互調(diào)失真(IM)用于測(cè)試由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測(cè)芯片的非線性度而引起的。測(cè)試該參數(shù)時(shí)：先給待測(cè)ADC輸入兩個(gè)頻率分量模擬波形，再計(jì)算輸出數(shù)字代碼中的兩個(gè)頻率之和及之差信號(hào)分量。

動(dòng)態(tài)范圍(Dynamic range)是指ADC輸入信號(hào)幅度的最大值與最小值的比值，單位是dB. 理想ADC的動(dòng)態(tài)范圍是20log(2bits-1)。

無雜波動(dòng)態(tài)范圍(SFDR)是指基波或載玻分量與其它非基波和載波的最大雜波的頻率分量(可以是諧波或失真波)的比值，單位是dB。

到此為止，我們討論了相對(duì)簡(jiǎn)單的存儲(chǔ)器和邏輯芯片的測(cè)試技術(shù)，也介紹了復(fù)雜混合信號(hào)芯片的特殊測(cè)試要求。在接下來的最后一章，我們將介紹射頻/無線芯片的測(cè)試。

參考文獻(xiàn)

Mark Burns, Gordon W. Roberts An Introduction to Mixed-Signal IC Test and Measurement

Soft Test Inc. The Fundamentals of Memory Test Methodology

The Fundamentals of Mixed-Signal Testing

The Fundamentals of Digital Semiconductor Testing

Anthony K. Stevens Introduction to Component Testing

Agilent Application Notes 1313

Agilen Application Notes 1314