新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 使用先進(jìn)技術(shù)來加速SoC驗(yàn)證

使用先進(jìn)技術(shù)來加速SoC驗(yàn)證

作者:李響 時間:2013-11-27 來源:電子產(chǎn)品世界 收藏

  摘要:近年來,由于設(shè)計(jì)復(fù)雜度的增長,對于驗(yàn)證提出了更高的要求。驗(yàn)證環(huán)境變得越來越大,越來越復(fù)雜,設(shè)計(jì)和驗(yàn)證的雙重壓力導(dǎo)致變得越來越慢。所有驗(yàn)證/的速度已經(jīng)成為當(dāng)前SOC設(shè)計(jì)進(jìn)程中的重大挑戰(zhàn)。

本文引用地址:http://2s4d.com/article/192738.htm

  在我們的項(xiàng)目中,我們使用的驗(yàn)證flow以及近年來提供的新的方法/工具,比如性能分析工具來分析瓶頸,使用分塊編譯來加速編譯,使用并行多核技術(shù)來加速編譯/運(yùn)行。使用UVM來增加環(huán)境的可復(fù)用性,等等,這些技術(shù)/特性的引入都大幅度加速了我們的仿真速度并減少了仿真時間。

  項(xiàng)目以及驗(yàn)證環(huán)境介紹

  我們的項(xiàng)目是的項(xiàng)目,對于仿真性能有較高的要求,所以在項(xiàng)目中希望使用盡可能多的新技術(shù)來縮短仿真時間以及加速驗(yàn)證。

  我們的驗(yàn)證環(huán)境使用UVM標(biāo)準(zhǔn)庫來搭建的。驗(yàn)證環(huán)境如圖1所示。

  使用了公司的來作為我們的仿真工具。

  工具版本: 2012.09-SP1,Verdi 2013.04

  硬件環(huán)境如表1所示。

  加速編譯的方法

  隨著電路規(guī)模的不斷變大,編譯時間也成為了仿真過程中重要因素,如何加快/重用編譯數(shù)據(jù)庫,是加速整個仿真過程不可缺少的部分。提供了很多好的技術(shù)來加速編譯過程。

  并行編譯

  當(dāng)前基本上我們的服務(wù)器都能提供多核支持,并行編譯選項(xiàng)可以使用服務(wù)器的多核來提供更快的并行處理,來快速編譯生成數(shù)據(jù)庫。VCS并行編譯的選項(xiàng)如下:
  -j[no_of_processes]
  比如 vcs –j4 …,注意no_of_processes的數(shù)目不要超過實(shí)際可以提供的物理核數(shù)目。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: SoC Synopsys GPU VCS 仿真 201312

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉