1553B總線遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議的FPGA實(shí)現(xiàn)

該設(shè)計(jì)在仿真正確以后，通過(guò)QuartusⅡ優(yōu)化、綜合，最后在Altera公司的Cyclone系列FPGA上進(jìn)行了具體的實(shí)現(xiàn)，并與Freescale公司的16位單片機(jī)MC9S12XDP512一起組成了1553B遠(yuǎn)程端點(diǎn)，通過(guò)1553B收發(fā)器聯(lián)入到了1553B總線系統(tǒng)中，成功地完成了遠(yuǎn)程端點(diǎn)的協(xié)議。這說(shuō)明采用FPGA實(shí)現(xiàn)程序設(shè)計(jì)的1553B遠(yuǎn)程端點(diǎn)通信協(xié)議完全正確，達(dá)到了預(yù)期的目的。

4 總結(jié)及設(shè)計(jì)通用性
用于1553B遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議的FPGA實(shí)現(xiàn)程序采用自頂向下和自下向上相結(jié)合的方式進(jìn)行設(shè)計(jì)，用Veri1ogHDL語(yǔ)言編寫(xiě)；用Modelsim和QuartusⅡ進(jìn)行仿真和綜合。在最后，針對(duì)特定器件做了再一次的優(yōu)化，縮短了設(shè)計(jì)周期，提高了系統(tǒng)性能，并且大大提高了芯片資源的利用率。
該設(shè)計(jì)具有較高的通用性，與外部的接口采用標(biāo)準(zhǔn)的通信接口方式進(jìn)行。它對(duì)于上層微控制器來(lái)說(shuō)就是一個(gè)內(nèi)存單元，上層微控制器通過(guò)對(duì)相關(guān)地址的讀寫(xiě)即可完成對(duì)整個(gè)通信協(xié)議的控制，應(yīng)用非常簡(jiǎn)便，還可以封裝成模塊，嵌入到NiosⅡ等處理器中，成為其內(nèi)部的一個(gè)控制器。