基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

　　垂直層疊模式需要占用原型模塊的全部4個(gè)連接器，不能再支持其他功能擴(kuò)展模塊，如高速AD/DA模塊、視頻采集模塊等，因此適合外圍接口較少的SoC驗(yàn)證。如果外圍接口應(yīng)用豐富，如多媒體SoC驗(yàn)證，就需要采用平鋪式層疊模式。
2.2 平鋪層疊模式
　　平鋪層疊模式是將一個(gè)SoC驗(yàn)證模塊作為系統(tǒng)主控模塊位于上方，其他SoC驗(yàn)證模塊作為輔助模塊平鋪于下方。每個(gè)輔助模塊通過一個(gè)連接器和主控模塊通信，共享120個(gè)I/O管腳。這種模式支持5個(gè)原型模塊層疊。輔助模塊另外的3個(gè)連接器可以用來擴(kuò)展多種類型的接口板，可以實(shí)現(xiàn)非常豐富的接口類型。
　　以5個(gè)原型模塊平鋪層疊為例，其JTAG環(huán)路示意圖如圖9所示。其中原型模塊1為主控模塊，其他為輔助模塊。

3 原型驗(yàn)證實(shí)例
　　DTMB是具有自主知識(shí)產(chǎn)權(quán)的中國(guó)數(shù)字電視地面廣播傳輸系統(tǒng)標(biāo)準(zhǔn)，采用了多項(xiàng)利于提高系統(tǒng)性能的關(guān)鍵技術(shù)，適用于固定和移動(dòng)兩種數(shù)字電視接收模式，并支持多業(yè)務(wù)的混合模式。BHDTMBT1006是北航通信測(cè)控技術(shù)研究所自主研發(fā)的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片，其原型驗(yàn)證就是在本文設(shè)計(jì)的SoC驗(yàn)證系統(tǒng)上完成的。
　　BHDTMBT1006芯片的內(nèi)部框圖如圖10所示。在SoC原型模塊上，驗(yàn)證程序以芯片的實(shí)際工作頻率來運(yùn)行“實(shí)速”驗(yàn)證，驗(yàn)證環(huán)境如圖11所示。

　　在SoC原型模塊上主要測(cè)試了以下8種模式，包括：
　　(1)FEC 0.4，長(zhǎng)交織，4QAM，PN420，C＝3780，無導(dǎo)頻
　　(2)FEC 0.4，長(zhǎng)交織，4QAM，PN420，C＝1，無導(dǎo)頻
　　(3)FEC 0.6，長(zhǎng)交織，64QAM，PN420，C＝3780，無導(dǎo)頻
　　(4)FEC 0.6，長(zhǎng)交織，64QAM，PN420，C＝1，無導(dǎo)頻
　　(5)FEC 0.8，長(zhǎng)交織，4QAM－NR，PN595，C＝3780，有導(dǎo)頻
　　(6)FEC 0.8，長(zhǎng)交織，4QAM－NR，PN595，C＝1，有導(dǎo)頻
　　(7)FEC 0.8，長(zhǎng)交織，16QAM，PN595，C＝3780，有導(dǎo)頻
　　(8)FEC 0.8，長(zhǎng)交織，16QAM，PN595，C＝1，有導(dǎo)頻
　　在信號(hào)幀長(zhǎng)度為4 200個(gè)符號(hào)情況下，系統(tǒng)有效凈荷數(shù)據(jù)率測(cè)試結(jié)果如表1所示。

　　經(jīng)過SoC原型模塊驗(yàn)證后，BHDTMBT1006芯片已經(jīng)成功流片。封裝后樣片的測(cè)試結(jié)果與SoC原型測(cè)試參數(shù)一致。
　　本文提出了一種基于FPGA的可層疊組合式SoC原型驗(yàn)證系統(tǒng)，并且給出了實(shí)現(xiàn)方法。由于采用了創(chuàng)新性的互補(bǔ)型連接器和JTAG控制器，實(shí)現(xiàn)了多個(gè)原型模塊的拼接組合，可以適用于不同領(lǐng)域、不同規(guī)模的SoC原型驗(yàn)證。結(jié)合了軟件硬件協(xié)同設(shè)計(jì)流程，大大降低了SoC驗(yàn)證的復(fù)雜度，提高了SoC系統(tǒng)驗(yàn)證的效率。
參考文獻(xiàn)
[1] 豐玉田，付宇卓，趙峰.大規(guī)模SoC設(shè)計(jì)中的高效FPGA驗(yàn)證技術(shù)的研究與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2006(2).
[2] 夏飛，劉光明.基于FPGA組的ASIC驗(yàn)證原型系統(tǒng)和邏輯分割算法的研究與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與科學(xué)，2006(9).
[3] LIN Yi Li，YOUNG Chung Ping，Su.A.W.Y.Versatile PC/FPGA-based verification/fast prototyping platform with multimedia applications.Instrumentation and measurement，IEEE Transactions on，Volume 56，Issue 6，2007(12)：2425-2434.
[4] GSCHWIND M.FPGA prototyping of a RISC processor core for embedded applications.IEEE transactions on very largescale integration(VLSI) systems，2001，9(2).
[5] Altera Inc..Stratix II Datasheet，2008.