新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 一種基于FPGA/MCU結構的線性調(diào)頻高度表

一種基于FPGA/MCU結構的線性調(diào)頻高度表

作者: 時間:2010-03-08 來源:網(wǎng)絡 收藏
選用Xilinx 公司的XC2V500[4],完成高速信號處理算法的運行,如VCO 調(diào)制信號 的產(chǎn)生、VGC 控制電壓的生成、搜索/跟蹤的控制等。外圍的高速D/A 采用AD 公司的AD9754AR, 40MSPS 采樣率,14 位分辨率,能滿足VCO 調(diào)制信號對其度的要求。AD9754AR采用差分 電流輸出接口,以抑制共模干擾,通過運放將電流轉換成電壓輸出。

本文引用地址:http://2s4d.com/article/191782.htm

  VGC 接口采用D/A 轉換器和運放,來產(chǎn)生精密的VGC 電壓,VGC 電壓的輸出范圍為0?9V。 D/A 轉換器選用并行12 位D/A 轉換器AD7392AR,速度比較快。

   選用SST 公司的8 位單片機SST89V564RD[5],64K Flash 編程空間,完成高度表狀態(tài) 的控制、高度數(shù)據(jù)的校正/補償?shù)裙ぷ?。RS422 接口采用MAXIM 公司的AD844E,全雙工工作, 既可輸出地面高度數(shù)據(jù),也可通過該接口實現(xiàn)SST89V564RD的在線編程和在線仿真。

   之間采用8 位的數(shù)據(jù)/地址復用總線接口,速度快,通過訪問特定地址的寄 存器來實現(xiàn)邏輯控制和數(shù)據(jù)的讀取。SST89V564RD 的工作電壓為3.3V,可直接與 進行通 訊,不需進行電壓轉換。

  3.2 軟件設計

  該高度表的軟件設計包括兩部分:一部分是FPGA 的編程,采用VHDL 語言編寫;另一部 分是 的編程,采用匯編語言編寫。兩部分軟件共同實現(xiàn)高度表的搜索、跟蹤等功能。

  a. 搜索算法

  當高度表的差拍信號未落入225kHz 的跟蹤帶內(nèi)時,高度表進入搜索狀態(tài):通過改變調(diào) 制頻率fm從低高度到高高度進行搜索。fm的值是離散的,滿足fm=112.5kHz/n,n 為分頻系數(shù), n=1?1500(正整數(shù))。

  采用了搜索算法,分頻系數(shù)n 從小到大連續(xù)變化,使高度表從低到高,以距離分辨 率Δh=1.0m 為步長連續(xù)搜索,即fm=112.5kHz/n,n=1→1500。當差拍信號fb0=225kHz±15kHz 時,鎖定門限輸出高電平,高度表進入跟蹤狀態(tài),由跟蹤鑒頻回路與地面組成閉環(huán)系統(tǒng),伺服于高度的變化。

  b. 跟蹤算法

  當高度表進入鎖定狀態(tài)時,由跟蹤鑒頻回路與地面組成閉環(huán)系統(tǒng)。由于信號的 特殊性,其譜線是離散的,當高度變化時,各個頻率成分的信號都有,只是各個譜線的幅度 不同。在低高度上,由于跟蹤帶寬很窄(30kHz),調(diào)制頻率變化量Δfm大于30kHz 時,造成 高度表失鎖。另外,由于面目標的回波差拍信號的能量并不是集中在一根譜線上,而是多根 譜線或譜線帶具有相同量級的回波能量,要使高度表能跟蹤到最低譜線,即最低高度,要采 用具有頻譜前沿跟蹤能力的算法。

  



評論


相關推薦

技術專區(qū)

關閉