寬帶數(shù)字信道化接收機的FPGA實現(xiàn)

摘要：為解決現(xiàn)代電子戰(zhàn)對接收機處理帶寬寬、靈敏度高及實時性處理的要求，提出一種數(shù)字信道化接收機的設計方法。在推導高效信道化接收機模型的基礎上，采用多相濾波器結構實現(xiàn)的數(shù)字信道化接收機。該接收機利用超高速A／D對數(shù)據(jù)進行高速采樣，然后由高性能FPGA進行數(shù)據(jù)抽取、多相濾波、CORDIC算法等信道化實時處理。為了提高實時性，采用并行IFFT實現(xiàn)。該信道化接收機不僅能穩(wěn)定輸出載頻及相位信息，還能處理三路同時到達的不同信號。實際的性能測試結果表明該接收機的功能正確并達到預定指標。
關鍵詞：接收機；數(shù)字信道化；多相濾波；現(xiàn)場可編程門陣列

現(xiàn)代電磁信號環(huán)境越來越復雜密集，要求電子戰(zhàn)接收機必須具有很寬的處理帶寬、高靈敏度、大動態(tài)范圍、多信號并行處理和大量信息實時處理的能力。而數(shù)字信道化接收機不僅可以較好地滿足上述要求，還可實現(xiàn)監(jiān)視信道內(nèi)信號的全概率截獲。
數(shù)字信道化過程是寬帶數(shù)字接收機的核心，目前廣泛采用基于多相濾波的數(shù)字信道化結構。這種結構先用高速的模數(shù)轉換器(A／D)進行數(shù)據(jù)采樣，得到的高速數(shù)據(jù)流經(jīng)抽取降低數(shù)據(jù)速率后進入多相濾波器組，該濾波器組是由一個原型濾波器調(diào)制到多個支路?，F(xiàn)場可編程門陣列(FPGA)中豐富的乘法器、鎖存器及數(shù)字信號處理算法IP核等資源，可以非常靈活地實現(xiàn)寬帶數(shù)字信道化接收處理算法。本文采用基于多相濾波器的結構實現(xiàn)了一種高效高速的寬帶數(shù)字信道化接收機，并在Altera公司的EP3SE110F1152C4上綜合實現(xiàn)，輸出載頻、相位信息。

1 信道化接收機的基礎理論
1．1 信道劃分
為建立實信號多信道接收機的數(shù)學模型，首先，對實信號的數(shù)字譜作如下信道劃分：

式(1)中，ωk為第k信道的歸一化中心角頻率；K為劃分信道數(shù)。圖1給出對應k=8時，實信道的頻譜分配情況。需要指出的是由于實信號的頻譜是對稱的，所以只有4個獨立的信道。

采用上述方法進行信道劃分有些頻點無法識別，為確保整個覆蓋帶寬內(nèi)無盲區(qū)，信道的劃分選擇相鄰信道50％交疊，即擴大每個信道的處理帶寬，如圖2所示。

1. 2 多相濾波器組結構
本文采用高速高效數(shù)字信道化結構完成信道化接收，其數(shù)學模型如圖3所示。
圖3中K為系統(tǒng)劃分的信道數(shù)，M為每個信道的抽取倍數(shù)且K=FM。H(n)為原型低通濾波器的單位沖擊響應，K個帶通濾波器都是通過該原型濾波器調(diào)制生成的，即均勻濾波器組的多相濾波分量。
第k個信道輸出為：

即為圖3的結構，該結構的信道化過程是在1／M的信號輸入速率下進行的，可以降低整個過程的運算量，使系統(tǒng)的復雜度和數(shù)據(jù)速率大大降低，實時處理能力得到提高。
要實現(xiàn)480～960 MHz的16信道劃分，所以選取K=16。選擇無盲區(qū)相鄰信道50％交疊的信道化分形式，F(xiàn)應該為2。根據(jù)上述原理M=8，信號需進行8倍抽取。