新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高精度相位差測(cè)量算法實(shí)現(xiàn)

基于FPGA的高精度相位差測(cè)量算法實(shí)現(xiàn)

作者: 時(shí)間:2012-02-10 來(lái)源:網(wǎng)絡(luò) 收藏

1.2 FFT測(cè)量法
假設(shè)兩路接收信號(hào)同式(1),式(2)所示,則信號(hào)Si(n)(i=1,2)在經(jīng)過(guò)FFT之后得到離散頻譜Si(k),其頻率所在點(diǎn)的譜線的實(shí)部和虛部分別包含了信號(hào)相位的余弦信息和正弦信息?;诳焖俑道锶~變換的FFT測(cè)量法正是利用這兩項(xiàng)信息分別求得兩路被測(cè)信號(hào)的相位值,最后相減得到。由于噪聲是寬帶的,在被測(cè)信號(hào)頻率點(diǎn)處的噪聲干擾影響并不大,不會(huì)產(chǎn)生很大干擾。FFT是離散傅里葉變換(DFT)的快速算法,根據(jù)DFT的原理:
d.jpg
式中:i=1,2;k0可通過(guò)在FFT頻譜上搜索最大值的方法確定。最后將兩路被測(cè)信號(hào)的值相減即可得到△φ:
e.jpg
1.3 理論仿真
在PC環(huán)境下用Matlab軟件仿真兩種相位差的性能,分別就以下兩種情況進(jìn)行性能仿真:一是白噪聲干擾條件下,二是不同數(shù)據(jù)長(zhǎng)度N條件下,這兩項(xiàng)指標(biāo)分別決定了和實(shí)時(shí)性。假設(shè)兩信號(hào)的相位差△φ為30°,被測(cè)信號(hào)頻率f0為1 MHz,數(shù)字采樣頻率fs為8MHz。
仿真結(jié)果如圖1所示,其中圖1(a)是在不同信噪比白噪聲干擾條件下兩種測(cè)量法的仿真結(jié)果比較;圖1(b)是在不同數(shù)據(jù)長(zhǎng)度N條件下兩種測(cè)量法的仿真結(jié)果比較。

本文引用地址:http://2s4d.com/article/190782.htm

f.jpg


仿真結(jié)果表明,在較低信噪比高斯白噪聲干擾條件下,F(xiàn)FT測(cè)量法對(duì)白噪聲的抑制能力要強(qiáng)于相關(guān)測(cè)量法,在高信噪比時(shí)兩種算法均可達(dá)到較高測(cè)量精度,其性能也趨于一致。在不同信號(hào)數(shù)據(jù)長(zhǎng)度N條件下,相關(guān)測(cè)量法的精度隨著N的增加而提高,F(xiàn)FT測(cè)量法在N等于2的整數(shù)次冪的時(shí)候,其測(cè)量精度要高于相關(guān)測(cè)量法,在N不等于2的整數(shù)次冪的時(shí)候會(huì)發(fā)生由數(shù)據(jù)截?cái)嘁鸬念l譜泄漏,使其性能變差,這是因?yàn)橐c硬件實(shí)現(xiàn)相統(tǒng)一,對(duì)所有數(shù)據(jù)長(zhǎng)度均作2的整數(shù)次冪的FFT運(yùn)算,所以在硬件實(shí)現(xiàn)的時(shí)候,F(xiàn)FT長(zhǎng)度N應(yīng)該控制在2的整數(shù)次冪。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉