新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > EMC設(shè)計器件選擇及電路介紹

EMC設(shè)計器件選擇及電路介紹

作者: 時間:2012-04-14 來源:網(wǎng)絡(luò) 收藏

1.1.4擴(kuò)展頻譜時鐘

本文引用地址:http://2s4d.com/article/190513.htm

  所謂的“擴(kuò)展頻譜時鐘”是一項能夠減小輻射測量值的新技術(shù),但這并非真正減小了瞬時發(fā)射功率,因此,對一些快速反應(yīng)設(shè)備仍可能產(chǎn)生同樣的干擾。這種技術(shù)對時鐘頻率進(jìn)行1% ~ 2% 的調(diào)制,從而擴(kuò)散諧波分量,這樣在CISPR16或FCC發(fā)射測試中的峰值較低。所測的發(fā)射減小量取決于帶寬和測試接收機(jī)的積分時間常數(shù),因此這有一點投機(jī)之嫌,但該項技術(shù)已被FCC所接受,并在美國和歐洲廣泛應(yīng)用。調(diào)制度要控制在音頻范圍內(nèi),這樣才不會使時鐘信號失真,圖2是一時鐘諧波發(fā)射改善的例子。擴(kuò)展頻譜時鐘不能應(yīng)用于要求嚴(yán)格的時間通信網(wǎng)絡(luò)中,比如以太網(wǎng)、光纖、FDD、ATM、SONET和ADSL。

  絕大多數(shù)來自數(shù)字電路發(fā)射的問題是由于同步時鐘信號。非同步邏輯(比如AMULET微處理器,正由steve Furbe教授領(lǐng)導(dǎo)的課題組在UMIST研制)將大大地降低發(fā)射量,同時也可獲得真正的擴(kuò)頻效果,而不只是集中在時鐘諧波上產(chǎn)生發(fā)射。

  

1.2模擬器件和電路設(shè)計

  1.2.1 選擇模擬器件

  從的角度選擇模擬器件不象選擇數(shù)字器件那樣直接,雖然同樣希望發(fā)射、轉(zhuǎn)換速率、電壓波動、輸出驅(qū)動能力要盡量小,但對大多數(shù)有源模擬器件,抗擾度是一個很重要的因素,所以確定明確的訂購特征相當(dāng)困難。

  來自不同廠商的同一型號及指標(biāo)的運算放大器,可以有明顯不同的性能,因此確保后續(xù)產(chǎn)品性能參數(shù)的一致性是十分重要的。敏感模擬器件的廠商提供EMC或電路設(shè)計上的信噪處理技巧或PCB布局,這表明他們關(guān)心用戶的需求,這有助于用戶在購買時權(quán)衡利弊。

  1.2.2 防止解調(diào)問題

  大多數(shù)模擬設(shè)備的抗擾度問題是由射頻解調(diào)引起的。運放每個管腳都對射頻干擾十分敏感,這與所使用的反饋線路無關(guān)(見圖3),所有半導(dǎo)體對射頻都有解調(diào)作用,但在模擬電路上的問題更嚴(yán)重。即使低速運放也能解調(diào)移動電話頻率及其以上頻率的信號,圖4表明了實際產(chǎn)品的測試結(jié)果。為了防止解調(diào),模擬電路處于干擾環(huán)境中時需保持線性和穩(wěn)定,尤其是反饋回路,更需在寬頻帶范圍內(nèi)處于線性及穩(wěn)定狀態(tài),這就常常需要對容性負(fù)載進(jìn)行緩沖,同時用一個小串聯(lián)電阻(約為500)和一個大約5PF的積分反饋電容串聯(lián)。

  進(jìn)行穩(wěn)定度及線性測試時,在輸入端注入小的但上升沿極陡 (1ns) 的方波信號(也可以通過電容饋送到輸出端和電源端),方波的基頻必須在電路預(yù)期的頻帶內(nèi),電路輸出應(yīng)用100MHz(至少)的示波器和探針進(jìn)行過沖擊和振鈴檢查,對音頻或儀表電路也應(yīng)如此,對更高速模擬電路,要選取頻帶更寬的示波器,同時注意使用探頭的技巧

  超過信號高度50%的過沖擊表明電路不穩(wěn)定,對過沖擊應(yīng)予以有效的衰減,信號的任何長久的振鈴(超過兩個周期)或突發(fā)振蕩表明其穩(wěn)定度不好。

  以上測試應(yīng)在輸入及輸出端均無濾波器的情況下進(jìn)行,也可以用掃頻代替方波,頻譜分析儀代替示波器(更易看出共振頻率)

  


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: EMC 器件選擇 電路介紹

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉