Protel設計印刷電路板應考慮的問題

作者：時間：2012-04-19 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

本文引用地址：http://2s4d.com/article/190493.htm

印刷電路板是各種器件、信號線、電源的高密度集合體。印刷電路板設計的好壞往往直接影響系統(tǒng)的可靠性與抗干擾能力。因此印刷電路板設計決不單是把元器件用導線連通的簡單布局，通常應考慮下述幾方面的問題。

一、地線設計

１。單點接地與多點接地的選擇。在低頻電路中，信號的工作頻率小于１ＭＨｚ時，它的布線和元器件的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而屏蔽線采用一點接地。當信號工作頻率大于１０ＭＨｚ時，導線阻抗變得很大，此時應盡量降低地線阻抗，需采用就近多點接地法。

２。數(shù)字、模擬電路分開。若電路板上既有高速邏輯電路，又有線性電路，應使他們盡量分開，而兩者的地線不能相混，應分別與電源端地線相連，要盡可能地加大線性電路的接地面積。對Ａ／Ｄ、Ｄ／Ａ類器件，數(shù)字部分與模擬部分寧可繞過也不要交叉。

３。接地線盡量加粗。若接地線很細，接地電位則隨電路的變化而變化，導致它的信號電平不穩(wěn)定，抗噪聲性能變差。因此，應將地線條加粗，使它能通過３倍于印刷電路板的允許電流。如有可能，接地線寬以在２ｍｍ以上為好。印刷線的寬度與允許通過的電流有一定的關系，如圖１所示，該圖表示一定厚度的銅箔的導線寬與允許通過電流的關系曲線，一般設計時，要有３倍的余量。

二、去耦電容布置

在印刷電路板的各個關鍵部位配置去耦電容應視為印刷電路板設計的一項最有效的抗干擾措施，對提高整機系統(tǒng)的可靠性、整體性能指標都有十分明顯的效果。應引起電路印刷板設計者的足夠重視。（１）原則上每個集成電路芯片的電源進線端都應安置一個０。０１μＦ的陶瓷電容器，如果印刷電路板空隙小裝不下時，可在每４～８個芯片的電源進線端安置１個１～１０μＦ的低噪聲鉭電容器。因為鉭電容器高頻阻抗特別小，在５００千赫范圍內(nèi)阻抗小于１Ω，而且漏電流很?。ǎ?。５μＡ以下）。

（２）對于抗噪聲能力弱，關斷時電位變化大的器件和ＲＯＭ、ＲＡＭ存儲器件，應在芯片的電源線（Ｖｃｃ）和地線（Ｇｎｄ）間直接接入去耦電容。

（３）電容引線不能太長，特別是高頻旁路電容不能帶引線。

（４）按鈕、繼電器、接觸器等部件在操作時可能會產(chǎn)生火花，必須用ＲＣ電路加以吸收。

（５）許多數(shù)據(jù)處理器件都有兩個內(nèi)部不相連的地線，即模擬地和數(shù)字地，但這兩個地又必須在一點相連。由于電流流過地線上的回路電阻及干擾的影響，在系統(tǒng)的接地點和器件的地之間可能會有幾百毫伏的電壓。由于電源電流和邏輯門電流未按統(tǒng)一路徑進入回路，因此將使模擬信號的轉換出現(xiàn)測量誤差。為了克服這類由于地線及回路引起的測量誤差，故在大容量的電容（１０μＦ以上）并聯(lián)一個０。１μＦ的小電容是非常有效的。電容并聯(lián)在邏輯電源和數(shù)字地（ＤＧＮＤ）之間及正負模擬電源與模擬地（ＡＧＮＤ）之間。

三、布線應注意的問題

（１）連線時不要畫成一段一段的，一條直線最好一直畫通。

（２）不用的地方都用地填充，做成網(wǎng)格狀。

（３）地線多走橫向，電源線多走縱向。

（４）地的走線方向與集成電路的方向垂直，以減小短路的可能。

（５）時鐘發(fā)生器盡量靠近該時鐘器件。石英晶體振蕩器的外殼要接地，石英晶體的下面以及對噪聲敏感的器件下面不要走線。用地線將時鐘區(qū)圈起來，時鐘線盡量要短。

（６）印刷板盡量使用弧形線，而不用９０°折線，以減少高頻信號對外的發(fā)射與耦合。

（７）時鐘、總線、電選信號要遠離Ｉ／Ｏ線和接插件。

（８）模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘。

（９）閑置不用的運放正輸入端接地，負輸入端接輸出端。

（１０）對噪聲敏感的線不要與大電流、高速開關線平行。

（１１）任何信號都不要形成環(huán)路，如果不可避免，應讓環(huán)路盡量小。