基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)

摘要 提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A／D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化，再用FPGA對數(shù)據(jù)進(jìn)行處理，并通過光纖傳輸。同時(shí)，FPGA還控制A／D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK1501對接收數(shù)據(jù)進(jìn)行解碼處理，還原有效信號(hào)。實(shí)驗(yàn)表明，該系統(tǒng)實(shí)時(shí)性好、信號(hào)傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強(qiáng)，系統(tǒng)具有可行性和有效性。
關(guān)鍵詞 光纖傳輸；FPGA；A／D轉(zhuǎn)換器；TLK1501；實(shí)時(shí)性

在電子設(shè)計(jì)領(lǐng)域中，通常要對多路寬帶信號(hào)進(jìn)行實(shí)時(shí)采集、處理和傳輸。傳統(tǒng)的信號(hào)采集傳輸系統(tǒng)，采用專用集成電路控制A／D轉(zhuǎn)換器等外圍電路。由于專用集成電路時(shí)鐘頻率低、靈活性差、實(shí)時(shí)性低、傳輸速度慢、通用性差等缺點(diǎn)，難以滿足對高速寬帶信號(hào)采集和處理的要求。FPGA具有時(shí)鐘頻率高、速度快、采集實(shí)時(shí)性高、控制靈活等特點(diǎn)，與A／D轉(zhuǎn)換器等外圍電路結(jié)合，更適于高速數(shù)字信號(hào)處理。光纖傳輸與電氣傳輸相比，具有傳輸頻帶寬、通信容量大、傳輸損耗低、抗電磁干擾性能強(qiáng)、抗輻射能力強(qiáng)、保密性好、重量輕等特點(diǎn)，在通信領(lǐng)域被廣泛應(yīng)用。
文中提出基于FPGA和光纖傳輸?shù)母咚贁?shù)字信號(hào)傳輸方案。以帶有收發(fā)器的高性能FPGA為控制核心，控制外圍A／D轉(zhuǎn)換器和數(shù)據(jù)處理，通過光纖媒介進(jìn)行數(shù)據(jù)傳輸，滿足高速數(shù)字信號(hào)實(shí)時(shí)處理和傳輸?shù)?br />要求。

1 系統(tǒng)總體設(shè)計(jì)方案
光纖傳輸系統(tǒng)是以光波為信息載體、光纖為傳輸媒介，用光來傳輸信息的傳輸系統(tǒng)。光纖傳輸系統(tǒng)總體框圖如圖1所示，發(fā)送端主要由A／D采集、FPGA數(shù)據(jù)預(yù)處理、光纖發(fā)送模塊組成；接收端主要由光纖接收模塊、FPGA數(shù)據(jù)后處理、D／A轉(zhuǎn)換模塊組成。兩者通過光纖進(jìn)行通訊。

在發(fā)送端，先將外部輸入的模擬信號(hào)進(jìn)行預(yù)處理，再通過A／D轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字信號(hào)送入FPGA進(jìn)行處理。根據(jù)數(shù)據(jù)傳輸以及通信協(xié)議的要求，F(xiàn)PGA將預(yù)處理后的A／D數(shù)據(jù)進(jìn)行編碼、成幀。然后由FPGA內(nèi)部的IP核進(jìn)行并串轉(zhuǎn)換，最后由光收發(fā)模塊完成電光轉(zhuǎn)換后，通過光纖發(fā)送出去。
在接收端，光收發(fā)器模塊將接收到的光信號(hào)轉(zhuǎn)化為電信號(hào)，完成高速串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換；然后，將轉(zhuǎn)換后的并行數(shù)據(jù)送入FPG A，F(xiàn)PGA完成信號(hào)的解幀、解碼，并進(jìn)行后處理，該過程是發(fā)送端的逆過程。最后，經(jīng)D／A轉(zhuǎn)換器將接收到的數(shù)據(jù)恢復(fù)成模擬信號(hào)。

2 硬件電路設(shè)計(jì)
2．1 發(fā)送端硬件電路設(shè)計(jì)
可編程邏輯器件FPGA是主控芯片，是系統(tǒng)的核心，設(shè)計(jì)選用Altera公司帶有收發(fā)器的Arria GX系列芯片EP1AGX50CF48416。芯片內(nèi)部集成了4個(gè)收發(fā)器通道，傳輸數(shù)據(jù)率從600 Mbit·s-1到3．152Gbit·s-1，收發(fā)器每通道在2．5 Gbit·s-1時(shí)消耗功率僅為125 mW；收發(fā)器可利用固定均衡設(shè)置來均衡串行通道，實(shí)現(xiàn)發(fā)送預(yù)加重和接收均衡；收發(fā)器支持串行環(huán)回、反向串行環(huán)回以及偽隨機(jī)二進(jìn)制序列(PRBS)產(chǎn)生器和校驗(yàn)器。專用收發(fā)器接口電路如圖2所示。RREFB14接一個(gè)2kΩ／1％的參考電阻，其他未使用的收發(fā)管腳通過10kΩ電阻到電源或地。

光收發(fā)模塊選用MXP-243S-X型光收發(fā)器，其可處理的數(shù)據(jù)率為1．25 Gbit·s-1，單電源3．3 V供電，差分LVPECL電平輸入和輸出，發(fā)射和接收部分相互獨(dú)立。發(fā)射部分差分輸入阻抗100 Ω，傳輸光信號(hào)波長1310nm。光發(fā)射器電路圖如圖3所示。發(fā)射的差分?jǐn)?shù)據(jù)接到FPGA的專用收發(fā)器的發(fā)射管腳G4和G5上，控制引腳直接接到普通L／O管腳，并通過上拉電阻接到電源。