基于AMBA 3 AXI協(xié)議的規(guī)劃方案

帶有coreAssembler工具的DesignWare IP

快速實(shí)現(xiàn)基于AMBA 3 AXI協(xié)議設(shè)計(jì)的DesignWare IP解決方案的第三部分是coreAssembler工具。當(dāng)DesignWare庫IP與coreAssembler工具一起使用時，工程師能在更短的時間內(nèi)自動裝配、仿真和綜合基于AMBA的子系統(tǒng)。coreAssembler工具使得子系統(tǒng)設(shè)計(jì)創(chuàng)建以及AMBA 3 AXI和AMBA 2.0 AHB/APB組件的模塊集成實(shí)現(xiàn)了自動化，它減少了花費(fèi)在創(chuàng)建包含DesignWare IP的特定應(yīng)用子系統(tǒng)的時間，允許設(shè)計(jì)者關(guān)注額外的產(chǎn)品測試或差異化工作。coreAssembler工具全面支持SPIRIT格式，因此，符合 SPIRIT規(guī)范的第三方和用戶定制的IP模塊能夠輕松地封裝到集成的子系統(tǒng)中。

內(nèi)嵌的、協(xié)議特定的集成技術(shù)使得coreAssembler工具能夠自動地將IP模塊相互連接或融合在一起，支持任何AMBA 3 AXI或AMBA 2.0的單個或多層的子系統(tǒng)配置，還包括AMBALite配置。例如，如果設(shè)計(jì)中包含了AMBA 3 AXI互連架構(gòu)，以及AMBA 2 AHB 組件到AMBA 3 AXI的橋接，coreAssembler工具將能把兩種AMBA 3 AXI接口自動地連接在一起。這種自動糾正的能力消除了布線錯誤的機(jī)會，所有的DesignWare庫綜合IP組件都封裝了這種設(shè)計(jì)技術(shù)和一組缺省參數(shù)。因此，只需點(diǎn)擊幾下鼠標(biāo)、下拉菜單選項(xiàng)，并確認(rèn)幾個子系統(tǒng)級配置參數(shù)的選項(xiàng)即可創(chuàng)建一個初始的子系統(tǒng)設(shè)計(jì)。

通過支持具有設(shè)計(jì)參數(shù)和系統(tǒng)級參數(shù)交叉?zhèn)鞑スδ艿姆謱哟卧O(shè)計(jì)方法， coreAssembler工具避免了多種IP配置丟失問題。比如地址和數(shù)據(jù)寬度參數(shù)能夠在最高級鎖定并能傳播到較低級的IP模塊中，以避免IP配置丟失。這種自動操作和內(nèi)置的參數(shù)檢查消除了IP配置錯誤的機(jī)會，縮短了子系統(tǒng)調(diào)試周期。

為了達(dá)到最佳的綜合結(jié)果，coreAssembler工具能夠自動運(yùn)行綜合工具，該工具包括物理編譯器和設(shè)計(jì)編譯器。工程師可以從多種綜合方法學(xué)中選擇，比如area_timeing 、timing_area 、ACS 和低功耗優(yōu)化流程，也可以創(chuàng)建用戶定義流程并將其包含在coreAssembler的自動化流程中。

為了減少首次仿真的時間，coreAssembler工具自動創(chuàng)建了一個驗(yàn)證基礎(chǔ)架構(gòu)，該架構(gòu)包含了特別針對集成子系統(tǒng)的DesignWare驗(yàn)證IP。除了基礎(chǔ)架構(gòu)的創(chuàng)建，該工具也產(chǎn)生DesignWare驗(yàn)證IP對子系統(tǒng)進(jìn)行ping測試的激勵源。目前ping測試很簡單，將數(shù)據(jù)寫入一個IP組件寄存器中，然后讀出來確保內(nèi)容被正確寫入。這似乎很容易做到，它實(shí)際上是很多子系統(tǒng)設(shè)計(jì)的第一個里程碑，在傳統(tǒng)的子系統(tǒng)開發(fā)中，要花費(fèi)幾個星期的時間才能完成。使用DesignWare 庫IP和coreAssembler流程，這種子系統(tǒng)ping 測試能夠在大約幾個小時內(nèi)實(shí)現(xiàn)。

自動化流程也使得對以后項(xiàng)目發(fā)生改動時的處理變得非常容易。比如一個子系統(tǒng)設(shè)計(jì)為32位數(shù)據(jù)總線，首席設(shè)計(jì)師在最后時刻決定，為了完成目標(biāo)性能需要改為 64位的數(shù)據(jù)總線。在傳統(tǒng)的設(shè)計(jì)流程中，工程師將不得不重新配置和修改很多RTL文件，花費(fèi)很多的時間，并可能引入不正確的連接錯誤。在 coreAssembler流程中，只需要對高層參數(shù)作簡單的修改就能完成改變，然后將自動向下傳播到更低層的模塊中。新的RTL代碼將和新的測試平臺架構(gòu)文件一起被自動重新創(chuàng)建。

結(jié)語

應(yīng)用基于AMBA 3 AXI協(xié)議進(jìn)行高性能SoC設(shè)計(jì)的最大障礙是綜合IP和驗(yàn)證IP的可用性，以及在最短的時間里有效創(chuàng)建復(fù)雜體系結(jié)構(gòu)的能力。DesignWare庫和 coreAssembler工具可以提供這樣的解決方案。DesignWare基于AMBA 3 AXI和AMBA 2.0 AHB/APB協(xié)議的綜合IP包含了針對大多數(shù)下一代子系統(tǒng)設(shè)計(jì)必需的構(gòu)造模塊。 DesignWare基于AMBA 3 AXI和AMBA 2.0 AHB/APB協(xié)議的驗(yàn)證IP足以應(yīng)對復(fù)雜高性能子系統(tǒng)驗(yàn)證挑戰(zhàn)的需求。最后，coreAssembler工具把綜合和驗(yàn)證組件集成到一個自動化的流程中，使子系統(tǒng)設(shè)計(jì)的創(chuàng)建、仿真和綜合達(dá)到最優(yōu)化。DesignWare 針對AMBA的 IP 解決方案使得基于AMBA 3 AXI協(xié)議設(shè)計(jì)的實(shí)現(xiàn)變得輕松。