PCB及電路抗干擾措施及電源線設計

印刷電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施作一些說明。

　?。?）電源線設計

　　根據(jù)印刷線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻;同時，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強抗噪聲能力。（2）地線設計

　　在單片機系統(tǒng)設計中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。單片機系統(tǒng)中地線結構大致有系統(tǒng)地、機殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：

　?、?正確選擇單點接地與多點接地。在低頻電路中，信號的工作頻率小于1 MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地的方式。當信號工作頻率大于10 MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的 1/20，否則應采用多點接地法。

　?、?數(shù)字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯(lián)接地，實際布線有困難時可部分串聯(lián)后再并聯(lián)接地;高頻電路宜采用多點串聯(lián)接地，地線應短而粗。高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。

　?、?接地線應盡量加粗。若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產(chǎn)品的定時信號電平不穩(wěn)，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于印刷電路板的允許電流。如有可能，接地線的寬度應大于3 mm。

　　④ 接地線構成閉環(huán)路。設計只由數(shù)字電路組成的印刷電路板的地線系統(tǒng)時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印刷電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產(chǎn)生較大的電位差，引起抗噪能力下降;若將接地線構成環(huán)路，則會縮小電位差值，提高電子設備的抗噪聲能力。

　?。?）退耦電容配置

　　PCB設計的常規(guī)做法之一，是在印刷板的各個關鍵部位配置適當?shù)耐笋铍娙?。退耦電容的一般配置原則是：

　　① 電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。

　　② 原則上每個集成電路芯片都應布置一個0.01 pF的瓷片電容。如遇印刷板空隙不夠，可每4～8個芯片布置一個1～10 pF的鉭電容。

　　③ 對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退耦電容。

　　④ 電容引線不能太長，尤其是高頻旁路電容不能有引線。

　　此外，還應注意以下兩點：

　　① 在印刷板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產(chǎn)生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2 kΩ，C取2.2～47μF。

　　② CMOS的輸入阻抗很高，且易受感應，因此在使用時，對不用端要接地或接正電源。

　?。?）振蕩器

　　幾乎所有的單片機都有一個耦合于外部晶體或陶瓷諧振器的振蕩器電路。在PCB上，要求外接電容、晶體或陶瓷諧振器的引線越短越好。RC振蕩器對干擾信號有潛在的敏感性，它能產(chǎn)生很短的時鐘周期，因而最好選晶體或陶瓷諧振器。另外，石英晶體的外殼要接地。

　　（5）防雷擊措施

　　室外使用的單片機系統(tǒng)或從室外架空引入室內(nèi)的電源線、信號線，要考慮系統(tǒng)的防雷擊問題。常用的防雷擊器件有：氣體放電管、TVS（Transient Voltage Suppression）等。氣體放電管是當電源電壓大于某一數(shù)值時，通常為數(shù)十V或數(shù)百V，氣體擊穿放電，將電源線上強沖擊脈沖導入大地。TVS可以看成兩個并聯(lián)且方向相反的齊納二極管，當兩端電壓高于某一值時導通。其特點是可以瞬態(tài)通過數(shù)百乃至上千A的電流。