基于CPLD的無(wú)人機(jī)綜合無(wú)線(xiàn)電系統(tǒng)中擴(kuò)頻電路的設(shè)計(jì)

1 引言

擴(kuò)展頻譜通信(簡(jiǎn)稱(chēng)擴(kuò)頻通信)與常規(guī)通信系統(tǒng)相比，具有較強(qiáng)的抗人為干擾、窄帶干擾和多徑干擾能力，和信息隱蔽、低空間無(wú)線(xiàn)電波“通量密度”以及多址保密通信等優(yōu)點(diǎn)。因此，其在軍事通信領(lǐng)域得到了廣泛的應(yīng)用，同時(shí)成為無(wú)人機(jī)綜合無(wú)線(xiàn)電系統(tǒng)的重要組成部分。

無(wú)人機(jī)的綜合無(wú)線(xiàn)電系統(tǒng)采用了遙控、遙測(cè)、定位和圖像傳輸四合一的信道綜合體制，上行信道(指由地面控制系統(tǒng)向無(wú)人機(jī)發(fā)送信號(hào)的信道)傳輸遙控信號(hào)，圖像信號(hào)、遙測(cè)信號(hào)和測(cè)距信號(hào)合用下行信道(指由無(wú)人機(jī)向地面發(fā)送信號(hào)的信道)傳輸，并利用這個(gè)下行信道進(jìn)行天線(xiàn)跟蹤和測(cè)角。

其中，主、副通道遙控指令發(fā)送都采用了擴(kuò)頻技術(shù)。其擴(kuò)頻方法是直接序列擴(kuò)頻，即將加密指令數(shù)據(jù)流與偽噪聲數(shù)據(jù)流系列進(jìn)行模“2”相加(兩者的初始相位應(yīng)當(dāng)同步)。其中加密指令碼速率3.2K，偽碼速率分別為：6.4512M和102.4K。

本文介紹的只是基于CPLD芯片EPM7128S設(shè)計(jì)的加密擴(kuò)頻板中的遙控指令編碼的擴(kuò)頻部分，與其一體的指令加密部分沒(méi)有涉及。

2 無(wú)人機(jī)綜合無(wú)線(xiàn)電系統(tǒng)中的頻譜擴(kuò)展技術(shù)

無(wú)人機(jī)的綜合無(wú)線(xiàn)電系統(tǒng)中，主通道遙控部分的指令擴(kuò)頻和副通道的遙控載波調(diào)制、遙測(cè)部分的偽碼調(diào)制和測(cè)距部分的偽碼測(cè)距都要用到擴(kuò)頻碼——m序列碼。

其中，主通道遙控部分的指令擴(kuò)頻，用到兩個(gè)m序列，一個(gè)周期為127位，另一個(gè)為63位。兩者模“2”(即異或運(yùn)算)后生成8001位的復(fù)合碼。雖然復(fù)合碼的偽噪聲特性比起單碼的特性稍差些，但有同步時(shí)間短，便于與下行測(cè)距碼同生的優(yōu)點(diǎn)。復(fù)合碼通過(guò)與指令數(shù)據(jù)流進(jìn)行模“2”，完成頻譜擴(kuò)展，擴(kuò)頻后指令碼速為：6.4512M。

副通道的遙控載波調(diào)制，并不采用主通道的擴(kuò)頻方式，而是將遙控碼序列調(diào)制(實(shí)際也是擴(kuò)頻)在主通道產(chǎn)生的周期為127位的m序列(也叫測(cè)距碼)上，碼速為：102.4K。并利用周期為63位的m序列的全“1”狀態(tài)對(duì)輸入的6.4512M的時(shí)鐘進(jìn)行63分頻。

遙測(cè)部分的偽碼調(diào)制和測(cè)距部分的偽碼測(cè)距用到的m序列編碼都是周期為127位m序列。其要么復(fù)制上行信道的測(cè)距碼，要么由本地產(chǎn)生，碼速為：102.4K。

這里我們討論的上行信道中的擴(kuò)頻電路的構(gòu)造，對(duì)于下行信道而言，要么復(fù)制上行信道中的m序列碼，要么采用上行信道中周期為127位的m序列發(fā)生電路。

3 采用CPLD設(shè)計(jì)擴(kuò)頻電路的優(yōu)點(diǎn)

CPLD(Complex Programmable Logic Device)是復(fù)雜可編程邏輯器件的縮寫(xiě)，它同現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gate Array)一樣，屬于近年發(fā)展起來(lái)的大規(guī)?？删幊虒?zhuān)用集成電路ASIC。由于具有集成度高、可靠性好、速度快、靈活性強(qiáng)、設(shè)計(jì)周期短、保密性強(qiáng)和成本低等優(yōu)點(diǎn)，其日益受到廣大電子工程師的親睞。

無(wú)人機(jī)綜合無(wú)線(xiàn)電系統(tǒng)的擴(kuò)頻電路中，采用CPLD設(shè)計(jì)，具有以下突出優(yōu)點(diǎn)：

電路的抗干擾能力增強(qiáng)，尤其是對(duì)于戰(zhàn)場(chǎng)環(huán)境下的電磁干擾。

電路的保密性提高，電路不容易被對(duì)手分析和復(fù)制。

電路的靈活性增強(qiáng)，可以在不修改電路的基礎(chǔ)上，通過(guò)對(duì)CPLD內(nèi)部邏輯的更改，修改PN碼產(chǎn)生電路，從而產(chǎn)生不同的PN碼;或者在CPLD內(nèi)部構(gòu)造幾組不同的PN碼發(fā)生電路，每次由軟件選擇一組PN碼作為當(dāng)前的擴(kuò)頻碼或測(cè)距碼。

可以簡(jiǎn)化電路的邏輯，由于CPLD的時(shí)延較短，一般為：幾到十幾納秒，因此有些同步電路可以被去除或減少。

本設(shè)計(jì)選用美國(guó)Altera公司的CPLD器件EPM7128SLC84-5，這種芯片是該公司生產(chǎn)的MAX 7000S系列器件中的一種，它有128個(gè)宏單元，2500個(gè)可用門(mén)，用戶(hù)I/O腳為60個(gè),最高頻率可達(dá)175.4MHz，封裝為84腳PLCC形式，最大時(shí)延為5ns。