基于自適應(yīng)DVFS的SoC低功耗技術(shù)研究

3 仿真實(shí)驗(yàn)與結(jié)果
圖3給出系統(tǒng)模型。構(gòu)造這樣一個(gè)系統(tǒng)，使得測(cè)試將按事先在開(kāi)發(fā)板上的運(yùn)行給定benchmark程序。測(cè)試得到的功耗參數(shù)，則按CPU負(fù)載折算成為歸一的nop和mac兩種類型指令程序，這兩種指令在測(cè)試向量中間或分布。CPU行為模型執(zhí)行相關(guān)程序，該模型只能取指令，執(zhí)行2級(jí)流水。對(duì)于nop操作，在執(zhí)行階段進(jìn)行nop；對(duì)于mac：操作，在執(zhí)行階段對(duì)固定數(shù)據(jù)進(jìn)行mac，這樣即可簡(jiǎn)化設(shè)計(jì)。CPU BM采用Verilog進(jìn)行編寫(xiě)。CPU有一條AHB總線，對(duì)memory進(jìn)行訪問(wèn)控制。MEM模塊采用ahb接口，存放編譯好的二進(jìn)制指令，并固定頻率。PM Model對(duì)CPU BM的翻轉(zhuǎn)率進(jìn)行monitotor在監(jiān)控各階段的翻轉(zhuǎn)率后，作為輸入流入自適應(yīng)濾波器，計(jì)算得到所需的調(diào)節(jié)電壓，給PS Model；同時(shí)輸出翻轉(zhuǎn)率，給PC Model。

PC Model將翻轉(zhuǎn)率、時(shí)鐘、電壓作為輸入，用于計(jì)算系統(tǒng)功耗。PS Model按照PM發(fā)出的電壓調(diào)節(jié)指令進(jìn)行電壓頻率調(diào)節(jié)。由于是rtl Model，所以電壓調(diào)節(jié)是不可見(jiàn)的，只是按照實(shí)際情況，若電壓從低到高，則先調(diào)節(jié)電壓，再調(diào)節(jié)頻率；反之亦反。
對(duì)于自適應(yīng)選取的電壓，可按圖4予以實(shí)現(xiàn)。表2給出按照130 nm工藝實(shí)現(xiàn)電壓時(shí)，CPU與總線頻率的關(guān)系。在調(diào)節(jié)電壓時(shí)，時(shí)鐘被停頓若干時(shí)鐘周期。假設(shè)電源網(wǎng)絡(luò)的RC參數(shù)不變，則認(rèn)為電壓切換與切換電壓差成正比，如圖4所示。

對(duì)于前向預(yù)測(cè)的步長(zhǎng)，按照實(shí)時(shí)操作系統(tǒng)的節(jié)拍，從1～50 ms進(jìn)行調(diào)節(jié)。通過(guò)實(shí)踐，可得圖5所示不同步長(zhǎng)下的不同功耗數(shù)值，同時(shí)每次切換的額外開(kāi)銷也計(jì)算在內(nèi)。
由圖5可見(jiàn)，對(duì)功耗、效率與調(diào)節(jié)步長(zhǎng)都有一定的關(guān)系，合理選取調(diào)節(jié)步長(zhǎng)后，可得效率與功耗的均衡。采用步長(zhǎng)為25 ms時(shí)，功耗不到DVFS的25％，而效率損失只有1／3。由此可見(jiàn)，在CPU資源總負(fù)荷利用率為30％時(shí)，該步長(zhǎng)相對(duì)較為合理。

4 結(jié) 語(yǔ)
提供了一種自適應(yīng)動(dòng)態(tài)電壓頻率調(diào)節(jié)方式，構(gòu)造了與之對(duì)應(yīng)的系統(tǒng)模型。在計(jì)算機(jī)上對(duì)該模型進(jìn)行了模擬實(shí)驗(yàn)，得到一組均衡的前向預(yù)測(cè)參數(shù)。實(shí)驗(yàn)結(jié)果驗(yàn)證了自適應(yīng)動(dòng)態(tài)電壓頻率調(diào)節(jié)方式的有效性，給出了評(píng)估動(dòng)態(tài)電壓頻率調(diào)節(jié)仿真的有效途徑。