A/D轉(zhuǎn)換器ADS8320的原理與應(yīng)用

在便攜式儀器設(shè)備中，往往要求其數(shù)據(jù)采集系統(tǒng)不僅具有速度快、精度高的特點，而且還要求其具有供電電壓低、體積小以及功耗小等特性。ADS8320是 Burr-Brown公司生產(chǎn)的逐次逼近式串行16位微功耗CMOS型高速A/D轉(zhuǎn)換器，它的線性度為±0.05%，工作電源在2.7V～5.25V范圍內(nèi)，采樣頻率最高可達(dá)100kHz；在2.7V供電和100kHz采樣速率下，其功耗僅為1.8mW，而在10kHz低速采樣時的功耗僅為0.3mW；在非轉(zhuǎn)換狀態(tài)時可處于關(guān)閉模式，此時功耗可低至100μW；ADS8320具有同步串行SPI/SSI接口，因而占用微處理器的端口較少；其差動輸入信號范圍為500mV～VCC(工作電源)；采用8引腳MSOP小體積封裝。以上特點使ADS8320非常適用于便攜式電池供電系統(tǒng)中。

1 內(nèi)部結(jié)構(gòu)及引腳排列

ADS8320的內(nèi)部結(jié)構(gòu)如圖1所示，它由采樣/保持放大器、D/A轉(zhuǎn)換器、比較器、移位寄存器、控制邏輯電路、串行接口電路等組成。其管腳排列如圖2所示。各引腳的功能如下：

●VREF為外接參考電壓輸入端；

●+IN、-IN為外接差動模擬信號輸入端；

●+Vcc、GND為供電電源接入端；

●CS/SHDN為片選/關(guān)斷控制端；

●DCLOCK為時鐘輸入端；

●DOUT為A/D轉(zhuǎn)換的數(shù)字結(jié)果串行輸出端。

2 工作時序

ADS8320與微處理器或其它數(shù)字系統(tǒng)采用同步3線串行接口進(jìn)行通信，其工作時序如圖3所示。

當(dāng)CS/SHDN 端從高電平變?yōu)榈碗娖剑ㄏ陆笛兀r，芯片的整個轉(zhuǎn)換和數(shù)據(jù)傳輸過程被初始化，DCLOCK端的最初4.5～5個時鐘脈沖用于對輸入模擬信號的采樣，此時 DOUT端處于高阻態(tài)；在隨后的DCLOCK下降沿，DOUT端將輸出一個可持續(xù)一個脈沖周期的低電平信號，以作為將要輸出A/D轉(zhuǎn)換結(jié)果的標(biāo)志；緊接著在16個DCLOCK的控制下，從最高位（MSB）到最低位（LSB）依次由DOUT輸出16位轉(zhuǎn)換結(jié)果。

DCLOCK信號的下降沿可用來控制A/D轉(zhuǎn)換結(jié)果在DOUT端的同步傳輸，大多數(shù)接收系統(tǒng)對DOUT端轉(zhuǎn)換結(jié)果數(shù)字位流的采集在DCLOCK的上升沿進(jìn)行。

當(dāng)16 位轉(zhuǎn)換結(jié)構(gòu)傳輸結(jié)束后，若CS/SHDN端仍為低電平且DCLOCK端有控制脈沖，那么在DOUT端繼續(xù)輸出轉(zhuǎn)換結(jié)果，但此時是由最低位（LSB）到最高位（MSB）依次輸出，直到當(dāng)最高位輸出出現(xiàn)重復(fù)使DOUT端變成高阻態(tài)為止。即一次轉(zhuǎn)換數(shù)據(jù)最多輸出兩次，一次從高位到低位，一次從低位到高位。一般情況下，當(dāng)16位轉(zhuǎn)換結(jié)果輸出完畢后，置位或去掉DCLOCK脈沖，可使結(jié)果僅輸出一次。

當(dāng)CS/SHDN端接高電平（下降沿）時，ADS8320在關(guān)斷模式下低功耗工作，只有當(dāng)CS/SHDN端從高電平變?yōu)榈碗娖綍r，芯片方可重新初始化而進(jìn)行另一次A/D轉(zhuǎn)換。

3 與單片機(jī)的典型接口設(shè)計

圖4 以MCS-51系列單片機(jī)為例，給出了ADS8320與微處理的典型連接圖。ADS8320采用單電源Vcc(2.7V～5.25V)供電，外接參考電源直接由供電電源來提供，此時模擬輸入的最大范圍為Vcc。串行接口的外部時鐘DCLOCK及芯片的片選信號由單片機(jī)的P1.0口控制產(chǎn)生，轉(zhuǎn)換結(jié)果由 P1.2讀取。

在其它應(yīng)用中，外接參考電源可在 500mV～Vcc之間選擇，這同時決定了外接模擬電壓的最大范圍。但是過低的參考電壓雖然可提高A/D轉(zhuǎn)換的靈敏度且降低系統(tǒng)的抗干擾性能，同時需要連接更干凈的低噪聲電源，而且由于溫漂、增益誤差等原因也降低了A/D轉(zhuǎn)換的線性度。如采用+5V參考電源，則內(nèi)部噪聲干擾的典型值為1.5LSB；而采用 +500mV參考電源時的內(nèi)部噪聲干擾典型值為15LSB。