基于FPGA的AD9910控制設(shè)計(jì)
加入技術(shù)交流群
例程中，將update信號(hào)設(shè)置為手動(dòng)，通過頻率控制singletone profile0寫入頻率控制字0X0CCC_CCCD，此數(shù)字轉(zhuǎn)換成十進(jìn)制為21474836 5，代入頻率控制字的公式，計(jì)算出頻率為50 MHZ。使用示波器測量觀察，如圖5所示。本文引用地址：http://2s4d.com/article/187577.htm
圖中，橫坐標(biāo)為時(shí)間t，單位為納秒(ns)，縱坐標(biāo)為電壓幅度(A)，單位為毫伏(mv)?？梢钥闯觯敵霾ㄐ蔚念l率為50 MHz，與初始設(shè)定值一致。由此可見，程序符合設(shè)計(jì)要求。
3 結(jié)束語
FPGA對(duì)AD9910的控制是通過對(duì)其各個(gè)控制寄存器進(jìn)行相關(guān)設(shè)置來實(shí)現(xiàn)的。隨著FPGA的廣泛應(yīng)用，以及更快的數(shù)據(jù)處理速度，基于FPGA+D-DS的方案對(duì)于頻率源的設(shè)計(jì)與實(shí)現(xiàn)具有工程實(shí)踐意義，而且還將在更多的領(lǐng)域得到應(yīng)用。
評(píng)論