一種基于PWM的CMOS誤差放大器的設(shè)計(jì)
進(jìn)行瞬態(tài)仿真,仿真結(jié)果如圖3所示。觀察電路波形,確認(rèn)模塊實(shí)現(xiàn)了電壓的比較和誤差的放大功能。由瞬態(tài)仿真波形圖可以看出,輸入差模電壓為1 mV時(shí),輸出電壓最大值可達(dá)4.15 V,最小值接近1.52 V,輸出擺幅不小于2.63 V。加大信號(hào),可測(cè)得輸出電壓的建立時(shí)間:
計(jì)算可得上升建立時(shí)間和下降建立時(shí)間分別為6.7 V/μs和5.7 V/μs。本文引用地址:http://2s4d.com/article/187565.htm
對(duì)電路進(jìn)行交流增益仿真,觀察電路增益和單位增益帶寬,結(jié)果如圖4所示。
根據(jù)交流仿真結(jié)果可知,電路0 dB帶寬達(dá)到55.5 MHz,電壓開環(huán)增益約67.2 dB,相位裕度為180°-96.97°≈83.0°。
共模抑制比CMRR是放大器對(duì)輸入端共模信號(hào)的抑制能力,其計(jì)算表達(dá)式為
其中Avd表示差模增益,Avc表示共模增益。把運(yùn)算放大器連接成單位增益負(fù)反饋的模式,在運(yùn)算放大器的同相和反相輸入端加上相同的交流電壓,進(jìn)行交流仿真,得到的仿真結(jié)果如圖5所示,該曲線是1/CMRR,因此可以得到運(yùn)算放大器的低頻共模抑制比為49.17 dB。
電源抑制比PSRR是衡量電路對(duì)電源噪聲的抑制能力,把運(yùn)算放大器連接成單位增益負(fù)反饋的模式,僅在供電電壓源上增加1 V的交流電壓,測(cè)試結(jié)果如圖6所示,該曲線是1/PMRR,因此運(yùn)算放大器的低頻電源抑制比為71.39 dB,各項(xiàng)指標(biāo)達(dá)到預(yù)期要求。
4 結(jié)論
為解決PWM控制器中輸出電壓與基準(zhǔn)電壓的誤差放大問(wèn)題,本文設(shè)計(jì)了一款高增益,寬帶寬,輸出擺幅可以控制的新型誤差放大器。通過(guò)在二級(jí)放大電路中間增加一級(jí)緩沖電路,克服補(bǔ)償電容的前饋效應(yīng),同時(shí)消除補(bǔ)償電容引入的零點(diǎn)。通過(guò)交流仿真驗(yàn)證,電路0 dB帶寬達(dá)到55.5 MHz,電壓開環(huán)增益約67.2 dB,相位裕度為83.0°上升建立時(shí)間和下降建立時(shí)間分別為6.7 V/μs和5.7 V/μs,共模抑制比和電源抑制比分別為49.17 dB和71.39 dB。其突出優(yōu)點(diǎn)是自頂向下設(shè)計(jì),每一個(gè)器件的具體參數(shù)先通過(guò)手工計(jì)算再用軟件仿真逐步調(diào)整獲得,查找和修改錯(cuò)誤方便,具有較大的靈活性。該誤差放大器已經(jīng)成功運(yùn)用到PWM芯片中,其獨(dú)特的結(jié)構(gòu)使得PWM的最大輸出占空比和最小輸出占空比可以控制,大幅提升了芯片系統(tǒng)的整體性能。
pwm相關(guān)文章:pwm是什么
pwm相關(guān)文章:pwm原理
評(píng)論