一種基于PWM的CMOS誤差放大器的設計

改進后的CMOS二級運放電路仍采用比例電流鏡產(chǎn)生偏置電流，而比例電流鏡系統(tǒng)由VM5、VM6、VM7、VM10、VM11和VM12構成。受到模型參數(shù)的影響，為了達到適合的電位，采用VM11和V12兩個PMOS管共同作為等效電阻。電路的兩級放大電路沒有變化，仍是分別由VM5和VM7提供電流偏置。VM1、VM2和VM3、VM4構成帶有源負載的差分輸入級，第一級放大電路。VM7和VM9是個簡單的帶有源負載的共源放大器，第二級放大電路。兩級放大電路之間加入由VM6和VM8組成的緩沖器。其中，VM6管提供電流偏置，而VM8管工作在共漏組態(tài)，增益為1，即源極跟隨器。源極跟隨器的存在使得密勒補償電容和輸出端不直接相連，同時實現(xiàn)了輸出端至電容端的電位平移。頻率提高到一定程度時，受到源跟隨器的制約，密勒補償電容無法將信號直接饋送到放大器輸出端，從而克服了密勒補償電容帶來的前饋效應，也消除了零點，改善運放的穩(wěn)定性。

2 誤差放大器參數(shù)設置
根據(jù)本設計的整體電路要求，誤差放大器的性能指標設計目標設定如下：增益>60 dB，帶寬>50 MHz，相位裕度>80°，靜態(tài)電流200 μA。
1)首先確定工作點。已知電路是由5 V的單直流電源供電，為了使輸出電壓的擺幅盡可能大，則VM7管的直流工作區(qū)間應該設置在飽和區(qū)，應滿足VG(M7)≥5 V+VTP條件。其中，VG(M7)是VM7的柵極電壓，VTP是PMOS管的開啟電壓，估算值為-1 V，因此VG(M7)設計取值4V。
2)靜態(tài)電流和功耗設計。靜態(tài)電流要求在200μA以下，分配到各支路，應滿足以下條件：

3)忽略溝道調(diào)制效應，確定MOS管的寬長比。因為要保證MOS管工作在飽和區(qū)，所以MOS管電流和管子寬長比有如下關系：

其中，ID是MOS漏電流，up是PMOS的空穴遷移率，Cox是單位面積柵極電容，VGS是MOS管的柵源電壓，VTP是PMOS管的閾值電壓。這些參數(shù)中，ID和VGS通過電路仿真測得，up、Cox和VTP的取值一般能在工藝文件中直接查到，也可以在電路里通過仿真、計算得出。以上參數(shù)確定后，可計算可得到MOS管的寬長比。
4)運放增益的計算方法如下：

其中，gm1和gm2分別是第一、第二級放大器的等效跨導，R1和R2分別是第一、第二級放大器的等效輸出電阻，計算公式如下：

上面幾個式子中，uN是NMOS管的電子遷移率，rds是各MOS管的源漏電阻。

3 誤差放大器仿真結果
在Cadence軟件中搭建模擬仿真驗證平臺，在電源和地線之間接入5 V直流電壓，誤差放大器的正向輸入端接入1．12 V的直流電壓(這個電壓取值在系統(tǒng)中由帶隙基準電壓源產(chǎn)生)，反向輸入端輸入一個直流電位為1．12 V的正弦波。由于放大器的電壓增益較大，如果正弦波的交流幅度較大，會使得輸出出現(xiàn)失真，因此，這里將反相輸入端的正弦波電壓選取1 mV的交流幅度輸入。
首先要進行直流工作點的驗證。通過dc仿真，觀測電路中的MOS管工作狀態(tài)，如果有不在飽和區(qū)的管子，需要根據(jù)調(diào)整MOS管寬長比，直至所有管子的工作區(qū)(region)都顯示為“2”。
直接測試電源電壓端的電流值，即可得到誤差放大器的靜態(tài)總電流。測得這個電流值I為173．4μA，由此可計算出誤差放大器的靜態(tài)總功耗：