信號鏈基礎知識55：高速數(shù)模轉(zhuǎn)換器的數(shù)字特性

當今的高速數(shù)模轉(zhuǎn)換器 (DAC) 通常都包含有許多數(shù)字信號處理模塊，讓其更加易于使用。應論述需要，我們使用了 TI 的 DAC34H84（詳見《參考文獻 1》），它是一款 4 通道、16 位、1250 Msps 的 DAC。這樣做的原因是，它是一種典型的高速數(shù)模轉(zhuǎn)換器，擁有隔離輸入和 DAC 時鐘域的輸入 FIFO、插值數(shù)字模塊、精細頻率分辨率數(shù)字正交調(diào)制、模擬正交調(diào)制器校正以及 sin(x)/x 校正（請參見圖 1）。本文將逐一介紹這些特性的功能和作用。

圖 1 DAC34H84 功能結(jié)構(gòu)圖

第一個數(shù)字模塊是插值模塊，它負責增加 DAC 內(nèi)部數(shù)字信號的采樣速率。一般而言，利用兩倍采樣速率增加步驟，來實現(xiàn)插值。利用在輸入采樣點之間插入零來完成這項工作，其在 fIF 和 FIN – fIF 產(chǎn)生兩個信號。通過一個數(shù)字低通濾波器后，去掉了位于 FIN – fIF 的第二個信號，只在 fIF 留有信號。使用插值的原因與大多數(shù)高速 DAC 使用的零階保持輸出結(jié)構(gòu)有關。利用零階保持，DAC 根據(jù)時鐘周期初期的數(shù)字采樣對輸出振幅進行相應的設置，然后保持住，直到時鐘周期和下一個輸出采樣末端為止。這樣便產(chǎn)生一種“上樓梯式”的輸出，其頻率響應如方程式 1 表示：

sin(π*fIF/fs)/(π*fIF/fs)方程式 1

其中，fIF 為模擬輸出頻率，而 fs 為采樣速率。這種響應具有低通效果（請參見圖 2），其 f = fs/2 時的損耗為 ~ 3.5 dB，并在 fs 倍數(shù)時為零。盡管 DAC 輸出在 N*fs +/- fIF 時會有信號圖像，但較高奈奎斯特 (Nyquist) 區(qū)域的圖像振幅遠低于 fIF 處的信號，從而有更低的信噪比 (SNR)，并可能出現(xiàn)明顯的振幅下降。這便將大多數(shù)應用限制在 fs/2 以下的輸出信號頻率。另外，fIF 處的信號和 fs – fIF 圖像之間的間隔，隨著 fIF 接近 fs/2 而減小，從而讓 DAC 輸出端的模擬濾波器（作用是去除 fs – fIF 多余圖像）難以建立，最終將大多數(shù)應用的 fIF 限制在 fs/3 以下。

圖 2 無插值模塊的 DAC 輸出頻譜