基于TMS320VC5509與AD7322的數據采集系統的設計

摘要：為了提高數據采集系統的采樣速度、轉換精度、降低系統功耗，設計了一種采用TI公司的C5000系列定點DSP芯片TMS320VC5509和ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉換速率是1MSpS、12位的帶符號的逐次逼近型串行AD7322的數據采集系統，并闡述了該系統的主要硬件電路的搭建原理、連接方法以及采集過程。該系統的前端數據采集單元采用2160像元的TCD1206SUP線陣CCD作為圖像傳感器，CCD輸出的視頻信號經過一個二階有源低通濾波電路進行濾波后，被高速串行A／D轉換器AD7322采集并轉換成數字信號，然后將數字信號送進DSP。通過測試表明，該系統設計方案合理，達到了設計目的和要求。

關鍵詞：TMS320VC5509；AD7322；數據采集；電路連接

在以DSP為主的嵌入式應用系統中，經常用到前端數據采集單元，在該單元中對所采集的信號進行濾波，然后經過A／D轉換器進行模數轉換，最后將采集到的信號傳入DSP芯片中。這里給出了一種采用TI公司的C5000系列定點DSP芯片TMS320VC5509和ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉換速率是1MSpS、12位的帶符號的逐次逼近型串行AD7322的數據采集系統。

1 關鍵硬件接口電路實現

1．1 CCD模塊

采用東芝公司的TCD1206SUP線陣CCD，TCD1206SUP器件是一種典型的雙溝道線陣CCD器件，具有較高的靈敏度和很低的暗電流噪聲，光敏像元數目為2160，每個光敏單元的尺寸為14μm、14μm高，中心距亦為14μm，光敏元陣列總長為30．24 mm。有4檔驅動頻率可以設定，分別為500 kHz，250 kHz，125 kHz，62．25 kHz。對外接口采用標準的9針(DB9)連接。其中FC為行同步脈沖信號，其高電平到來標志著一行輸出的開始。SP為像元同步脈沖，對應一行中每一個點的輸出。U0為經過放大輸出的視頻信號，A0～A3為積分時間設置端口，+5 V和+12 V為直流電源，GND為地線，驅動器的地線與DB9連接口的外殼相連。積分時間控制信號A0～A3均為標準TTL電平控制，0000～1111分別控制16檔積分時間變換；0000時間最短，1111時間最長。

1．2 低通濾波電路

由于CCD輸出的視頻信號中，混雜有幅度較大的復位脈沖干擾和攜帶有高頻噪聲信號，為了削弱頻率較高的干擾、噪聲，在CCD與AD轉換器之間加一個二階有源低通濾波電路，濾去高頻干擾信號，以保證硬件電路的系統精度。低通濾波電路如圖1所示。

圖2中的放大器為精密低噪聲運算放大器OPA121，它是一個低成本高速FET場效應管差分輸入精密運算放大器，差模和共模阻抗都很高。偏置采用共射共基電路，具有很低的輸入偏流，并且有調零輸出端。片內有經激光修正、電解質絕緣防護和新的電路設計，使芯片獲得了極小的偏流噪聲和很低的漂移。OPA121的8腳為芯片基底連接，一般不需要調零。但是若要調零，在1、5腳與負電源接入10 kΩ多圈電位器即可，調整范圍為±10 mV。在使用時要對輸入端適當進行保護，否則就會失去運放的固有特性。而且電容C的容量不易超過1μF，因為大容量的電容器體積大，而且價格高，應盡量避免使用。其中電阻R2=R3=R=6．4 kΩ，電容C10=C11=C=0．1pF，這樣計算出該濾波電路的截止頻率和增益分別如下式：

f-3dB=1／2πRC=250kHz (1)

G=1+(R5／R4)=1.57 (2)

1．3 A／D轉換

AD7322是ADI Device公司的2通道的、軟件可選的、雙極性輸入的、最高轉換速率是1MSpS、12位的帶符號的逐次逼近型串行AD。它有以下特點：軟件可選的輸入電壓范圍有±10 V，±5 V，±2．5 V，0 V～+10 V；2個模擬輸入通道，可以配置成單端模擬輸入、真差分模擬輸入、偽差分模擬輸入；低功耗，其最大功耗30 mW；自動節(jié)電功能；模擬輸入阻抗高；內置2．5 V的參考電壓。

AD7322的功能結構如圖2所示。其中是片選信號，低有效。這個腳的輸入電平有兩個功能，一個是AD7322轉換初始化的標識，一個是串行數據搬移幀的標識。VIN0、VIN1是模擬輸入通道0和模擬輸入通道1，模擬輸入通道的轉換是通過控制寄存器的通道地址位ADD0來進行選擇。如前文所述，輸人通道可以接收±10 V，±5 V，±2．5 V的雙極性電壓輸入，也可以接收0～+10 V范圍的單極性電壓輸入。VSS是為模擬輸入部件提供的負極性電壓，VDD是為模擬輸入部件提供的正極性電壓。VCC是提供給AD7322片上的ADC的核心電壓2．7～5．25 V，該端去耦到模擬地。VDRIVE提供輸入的邏輯電壓，這個電壓決定了片上接口工作的電壓范圍，該引腳去耦到數字地，而且該電壓可能與VCC引腳上的電壓不相同，但是不能超過VCC電壓的0．3V。REFIN／OUT是輸入輸出參考電壓，AD7322包含一個2．5 V的內部參考電壓，當選用內部參考電壓時，在這個引腳上要放置一個680nF的電容，當使用外部參考電壓時，內部參考電壓失效。DIN是數據輸入引腳，該引腳上的數據是寫到片上寄存器中的數據，并在SCLK時鐘的下降沿打入到寄存器中。DOUT是串行數據輸出引腳，轉換的輸出數據以一個串行數據流形式輸出在該引腳上，并且這些數據位在輸入SCLK的下降沿被輸出，經過16個SCLK后才可以訪問這些數據。這個數據流包含2個前導0，1個通道說明位，1個符號位，12個轉換數據位。輸出的數據的第一位以高字節(jié)開始。SCLK是串行時鐘輸入，一個串行時鐘輸入需要提供給SCLK來用做從AD7322訪問數據的時鐘。這個時鐘也用做轉換過程的時鐘源。