硬件設(shè)計(jì)：電容電感磁珠總結(jié)

去耦電容配置的一般原則如下：

● 電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會(huì)更好。

● 為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很?。?.5uA以下）。

● 對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

● 去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

● 在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須RC 電路來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

● CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。

● 設(shè)計(jì)時(shí)應(yīng)確定使用高頻低頻中頻三種去耦電容，中頻與低頻去耦電容可根據(jù)器件與PCB功耗決定,可分別選47-1000uF和470-3300uF；高頻電容計(jì)算為: C=P/V*V*F。

● 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

● 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電時(shí)，外殼要接地。

1.14.2、配置電容的經(jīng)驗(yàn)值

好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。

1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種

卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算；即10MHz取0.1uf。由于不論使用怎樣的電源分配方案，整個(gè)系統(tǒng)會(huì)產(chǎn)生足夠?qū)е聠栴}發(fā)生的噪聲，額外的過濾措施是必需的。這一任務(wù)由旁路電容完成。一般來說，一個(gè)1uf-10uf 的電容將被放在系統(tǒng)的電源接入端，板上每個(gè)設(shè)備的電源腳與地線腳之間應(yīng)放置一個(gè)0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入端的大電容（約10uf）用來過濾板子產(chǎn)生的低頻（比如60hz 線路頻率）。板上工作中的設(shè)備產(chǎn)生的噪聲會(huì)產(chǎn)生從100mhz 到更高頻率間的合共振（harmonics）。每個(gè)芯片間都要放置旁路電容，這些電容比較小，大約0.1u 左右。電容器是電路中最基本的元件之一，利用電容濾除電路上的高頻騷擾和對(duì)電源解耦是所有電路設(shè)計(jì)人員都熟悉的。但是，隨著電磁干擾問題的日益突出，特別是干擾頻率的日益提高，由于不了解電容的基本特性而達(dá)不到預(yù)

期濾波效果的事情時(shí)有發(fā)生。本文介紹一些容易被忽略的影響電容濾波性能的參數(shù)及使用電容器抑制電磁騷擾時(shí)需要注意的事項(xiàng)。

電容引線的作用

　　在用電容抑制電磁騷擾時(shí)，最容易忽視的問題就是電容引線對(duì)濾波效果的影響。電容器的容抗與頻率成反比，正是利用這一特性，將電容并聯(lián)在信號(hào)線與地線之間起到對(duì)高頻噪聲的旁路作用。然而，在實(shí)際工程中，很多人發(fā)現(xiàn)這種方法并不能起到預(yù)期濾除噪聲的效果，面對(duì)頑固的電磁噪聲束手無策。出現(xiàn)這種情況的一個(gè)原因是忽略了電容引線對(duì)旁路效果的影響。

　　實(shí)際電容器的電路模型如圖1所示，它是由等效電感（ESL）、電容和等效電阻（ESR）構(gòu)成的串聯(lián)網(wǎng)絡(luò)。

　　理想電容的阻抗是隨著頻率的升高降低，而實(shí)際電容的阻抗是圖1所示的網(wǎng)絡(luò)的阻抗特性，在頻率較低的時(shí)候，呈現(xiàn)電容特性，即阻抗隨頻率的增加而降低，在某一點(diǎn)發(fā)生諧振，在這點(diǎn)電容的阻抗等于等效串聯(lián)電阻ESR。在諧振點(diǎn)以上，由于ESL的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現(xiàn)電感的阻抗特性。在諧振點(diǎn)以上，由于電容的阻抗增加，因此對(duì)高頻噪聲的旁路作用減弱，甚至消失。

　　電容的諧振頻率由ESL和C共同決定，電容值或電感值越大，則諧振頻率越低，也就是電容的高頻濾波效果越差。ESL除了與電容器的種類有關(guān)外，電容的引線長度是一個(gè)十分重要的參數(shù)，引線越長，則電感越大，電容的諧振頻率越低。因此在實(shí)際工程中，要使電容器的引線盡量短，電容器的正確安裝方法和不正確安裝方法如圖2所示。

0歐姆電阻作用

1,在電路中沒有任何功能,只是在PCB上為了調(diào)試方便或兼容設(shè)計(jì)等原因.

2,可以做跳線用,如果某段線路不用,直接不貼該電阻即可(不影響外觀)

3,在匹配電路參數(shù)不確定的時(shí)候,以0歐姆代替,實(shí)際調(diào)試的時(shí)候,確定參數(shù),再以具體數(shù)值的元件代替.

4,想測(cè)某部分電路的耗電流的時(shí)候,可以去掉0ohm電阻,接上電流表,這樣方便測(cè)耗電流.

5,在布線時(shí),如果實(shí)在布不過去了,也可以加一個(gè)0歐的電阻

6,在高頻信號(hào)下,充當(dāng)電感或電容.(與外部電路特性有關(guān))電感用,主要是解決EMC問題.如地與地,電源和IC Pin間

7,單點(diǎn)接地(指保護(hù)接地、工作接地、直流接地在設(shè)備上相互分開,各自成為獨(dú)立系統(tǒng).)

8,熔絲作用