一種全集成型CMOS LDO線性穩(wěn)壓器設(shè)計(jì)

3 仿真驗(yàn)證
該電路采用SMIC 0．25μm CMOS工藝實(shí)現(xiàn)，輸入電源電壓為2．5 V，輸出電壓為1．2 V，作為芯片模擬部分的電源。LDO的環(huán)路穩(wěn)定性采用Spectre stb仿真，結(jié)果如圖5所示，負(fù)載電流從1 mA變化到100 mA，整個(gè)系統(tǒng)相位裕度均在40°以上，系統(tǒng)穩(wěn)定。圖6為負(fù)載電流從1 mA到100 mA轉(zhuǎn)換時(shí)，輸出電壓和輸出電流瞬態(tài)響應(yīng)曲線。從圖中可以看出，瞬態(tài)響應(yīng)過沖小于20 mV，無振鈴現(xiàn)象產(chǎn)生。圖6為仿真的電源電壓抑制比(PSRR)。低頻時(shí)PSRR好于75 dB。整個(gè)LDO包括基準(zhǔn)電壓源共消耗靜態(tài)電流390 μA。

4 結(jié)語
本文設(shè)計(jì)了一種全集成型LDO線性穩(wěn)壓器，采用一種簡單的頻率補(bǔ)償電路，通過輸出反饋電路引入零點(diǎn)，抵消了LDO產(chǎn)生第二個(gè)極點(diǎn)，獲得較好的穩(wěn)定性。此方法結(jié)構(gòu)簡單、不損失環(huán)路開環(huán)增益、帶寬高，而且所需要的補(bǔ)償電容小，節(jié)省芯片面積和輸出引腳。