新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 一種高速低功耗LVDS接收器電路的設(shè)計(jì)

一種高速低功耗LVDS接收器電路的設(shè)計(jì)

作者: 時間:2012-08-15 來源:網(wǎng)絡(luò) 收藏

差分轉(zhuǎn)單端比較器原理如圖5所示,該比較器由偽差分輸入對和電流鏡像負(fù)載構(gòu)成,同時增加了反相器驅(qū)動。邏輯控制和輸出驅(qū)動原理如圖6所示,當(dāng)輸出控制邏輯EN為高電平時,輸出驅(qū)動管均關(guān)斷,輸出節(jié)點(diǎn)為高阻輸出模式;當(dāng)輸出控制邏輯EN為低電平時,輸出信號隨輸入信號的改變而變化。

本文引用地址:http://2s4d.com/article/176455.htm

e.JPG



3 版圖及仿真
采用65 nm CMOS 1P9M Logic工藝進(jìn)行版圖,如圖7所示,版圖大小190μm×60μm,從右到左依次為去耦合電容、ESD二極管、電路等。接收器電路版圖主要考慮輸入差分對管的匹配、差分信號線的對稱走線以及屏蔽等。

a.JPG

DIY機(jī)械鍵盤相關(guān)社區(qū):機(jī)械鍵盤DIY




評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉