基于DSP的分組件自動(dòng)測(cè)試系統(tǒng)的硬件設(shè)計(jì)

摘要：本文主要介紹了一種數(shù)字化仿真測(cè)試板的設(shè)計(jì)及其實(shí)現(xiàn)，在設(shè)計(jì)中使用了以太網(wǎng)總線,利用DSP和FPGA組合的方式,有效地滿足了本測(cè)試系統(tǒng)速度快,可靠性高的要求。實(shí)驗(yàn)證明了該方案的實(shí)用性和有效性。
關(guān)鍵詞：仿真測(cè)試板；分組件；數(shù)字信號(hào)處理器

1 引言

分組件測(cè)試系統(tǒng)是某型導(dǎo)彈總裝廠飛行控制組件生產(chǎn)線上的一個(gè)重要測(cè)試設(shè)備，完成分組件的在模擬運(yùn)行狀態(tài)下的功能測(cè)試任務(wù)，確定分組件是否滿足設(shè)計(jì)質(zhì)量要求，給出測(cè)試結(jié)論和測(cè)試報(bào)告。

2 測(cè)試系統(tǒng)的總體框圖

分組件測(cè)試系統(tǒng)是一個(gè)由工控計(jì)算機(jī)通過PCI總線控制的自動(dòng)測(cè)試設(shè)備。根據(jù)系統(tǒng)的測(cè)試要求，本系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)由測(cè)試機(jī)柜（含顯示儀表、操作開關(guān)等）、測(cè)試主機(jī)、模擬信號(hào)隔離調(diào)理板、數(shù)字信號(hào)隔離驅(qū)動(dòng)板、電源控制板、17`液晶顯示器、打印機(jī)、電源、連接電纜、工裝夾具等設(shè)備組成。

圖1 測(cè)試系統(tǒng)總體框圖

限于篇幅,本文中僅介紹其中自制的仿真測(cè)試板電路。原理框圖如圖2所示。

圖2 仿真測(cè)試板原理框圖

3 測(cè)試計(jì)算機(jī)硬件結(jié)構(gòu)設(shè)計(jì)說明

對(duì)分組件的主要測(cè)試流程必須在8ms之內(nèi)完成，對(duì)系統(tǒng)的測(cè)量速度具有極高的要求。系統(tǒng)主要從硬件和軟件兩個(gè)方面來保證測(cè)量速度要求。

首先采用基于PCI的總線結(jié)構(gòu)，利用自制和采購的各種功能板卡來構(gòu)造系統(tǒng)測(cè)試計(jì)算機(jī)；其次在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)上，盡量使測(cè)試任務(wù)分散化，使時(shí)間復(fù)用，從而達(dá)到快速測(cè)量的目的。

基于此原因，本系統(tǒng)設(shè)計(jì)采用CPU板，仿真測(cè)試板及各種功能板卡構(gòu)成的測(cè)試計(jì)算機(jī)系統(tǒng)。其中以太網(wǎng)接口的仿真測(cè)試板由DSP TMS320F206為控制核心,在測(cè)試主機(jī)的控制和協(xié)調(diào)下可以相對(duì)獨(dú)立地完成飛控計(jì)算機(jī)、脈沖發(fā)生器、一次性指令輸入輸出、掛架代碼、中斷測(cè)試等任務(wù)。其它測(cè)試任務(wù)由其它功能板卡來實(shí)現(xiàn)。此種硬件結(jié)構(gòu)可大大提高系統(tǒng)地整體測(cè)量速度，滿足系統(tǒng)的測(cè)量要求和時(shí)間要求。

4 DSP軟件設(shè)計(jì)

DSP數(shù)字信號(hào)處理器采用TI公司的TMS320F206芯片，它做為與分組件進(jìn)行數(shù)據(jù)通信的主要通路,負(fù)責(zé)對(duì)分組件的信號(hào)激勵(lì)(寫入)和數(shù)據(jù)采集(讀出)，涉及到大部分的測(cè)試工作內(nèi)容，其軟件設(shè)計(jì)的好壞將影響到系統(tǒng)測(cè)試功能的良好實(shí)現(xiàn)，測(cè)試性能的提高及測(cè)試實(shí)時(shí)性的保障。

本測(cè)試程序是在TI公司的CC2000集成調(diào)試環(huán)境下開發(fā)，主要采用標(biāo)準(zhǔn)C開發(fā)，其中嵌有部分匯編程序，采用結(jié)構(gòu)化編程，將整個(gè)測(cè)試流程分割成若干相對(duì)獨(dú)立的模塊，提高了程序的通用性，可讀性和可靠性。整個(gè)程序的組成結(jié)構(gòu)如圖3所示：

圖3 程序組成結(jié)構(gòu)

主程序模塊負(fù)責(zé)測(cè)試程序的調(diào)用，測(cè)試程序模塊則負(fù)責(zé)完成各項(xiàng)具體的測(cè)試任務(wù)，上位機(jī)通信接口模塊負(fù)責(zé)接收上位機(jī)發(fā)來的各種測(cè)試指令和參數(shù)，同時(shí)將測(cè)試的結(jié)果按規(guī)定的格式回送給上位機(jī)，中斷處理模塊處理上位機(jī)中斷和分組件中斷。

1) 主程序模塊

主程序模塊提供整個(gè)測(cè)試過程的框架，負(fù)責(zé)整個(gè)軟件的初始化、程序調(diào)用、中斷響應(yīng)等功能，協(xié)調(diào)整個(gè)測(cè)試過程的運(yùn)行。主程序的工作流程如圖4所示。

圖4 主程序流程圖

2）中斷模塊

本系統(tǒng)共響應(yīng)兩類中斷事件：

1．網(wǎng)絡(luò)事件中斷

2．遙測(cè)數(shù)據(jù)滿中斷

網(wǎng)絡(luò)事件中斷為RTL8019產(chǎn)生的中斷信號(hào)，為了能及時(shí)響應(yīng)上位機(jī)發(fā)送的網(wǎng)絡(luò)數(shù)據(jù)，本系統(tǒng)將網(wǎng)絡(luò)事件中斷設(shè)置為不可屏蔽中斷NMI，同時(shí)為了減少中斷響應(yīng)的時(shí)間，響應(yīng)中斷的程序只完成中斷標(biāo)志位的設(shè)置，中斷事件所要處理的數(shù)據(jù)由主程序通過判斷標(biāo)志位做相應(yīng)的處理。其中斷流程圖如圖5。

圖5網(wǎng)絡(luò)中斷流程圖

遙測(cè)數(shù)據(jù)中斷為可屏蔽中斷，由FPGA根據(jù)遙測(cè)FIFO緩存溢出產(chǎn)生，由于遙測(cè)數(shù)據(jù)只有在某些測(cè)試項(xiàng)才需要進(jìn)行讀寫，因此遙測(cè)中斷默認(rèn)狀態(tài)處于關(guān)閉狀態(tài)，主程序首先讀取上位機(jī)發(fā)送的控制字判斷是否開遙測(cè)中斷，當(dāng)有遙測(cè)中斷產(chǎn)生時(shí)再讀取遙測(cè)數(shù)據(jù)并發(fā)送至上位機(jī)。其中斷流程圖如圖6。

圖6遙測(cè)中斷流程圖

3） 測(cè)試程序模塊

程序模塊如圖7。測(cè)試原理為：當(dāng)收到UDP數(shù)據(jù)包后，先判斷測(cè)試命令，然后進(jìn)行相應(yīng)測(cè)試,測(cè)試結(jié)束后將測(cè)試結(jié)果打包回送給上位機(jī)。

圖7 測(cè)試程序流程圖

5 系統(tǒng)調(diào)試與實(shí)驗(yàn)結(jié)果

下位機(jī)模塊完成后，與上位機(jī)，信號(hào)調(diào)理驅(qū)動(dòng)板和被測(cè)件進(jìn)行了聯(lián)調(diào)。經(jīng)過耐心的工作，證明本系統(tǒng)在可靠性、速度、準(zhǔn)確性方面均達(dá)到了設(shè)計(jì)要求，目前已投入使用。從而完全替代了以前的手工測(cè)試方法，避免了因手工測(cè)試時(shí)加激勵(lì)的時(shí)間不當(dāng)，先后次序的顛倒，激勵(lì)的遺漏等因素所造成的實(shí)驗(yàn)數(shù)據(jù)無效。嚴(yán)格的程序流程使得測(cè)試任務(wù)順利,高效地完成，提高了測(cè)試地可靠性。

參考文獻(xiàn)
[1]蘇濤，藺麗華，盧光躍等著DSP實(shí)用技術(shù)西安電子科技大學(xué)出版社，2002
[2]TMS320F206 DSP Data Sheet,TI,1998
[3]葛良，基于TCP/IP的智能網(wǎng)絡(luò)化監(jiān)護(hù)儀器系統(tǒng)的研究，微計(jì)算機(jī)信息測(cè)控自動(dòng)化2005第六期99頁