綜述單片機(jī)應(yīng)用系統(tǒng)的抗干擾設(shè)計(jì)

1　概述

在進(jìn)行單片機(jī)應(yīng)用產(chǎn)品的開(kāi)發(fā)過(guò)程中，我們經(jīng)常會(huì)碰到一個(gè)很棘手的問(wèn)題，即在實(shí)驗(yàn)室環(huán)境下系統(tǒng)運(yùn)行很正常，但小批量生產(chǎn)并安裝在工作現(xiàn)場(chǎng)后，卻出現(xiàn)一些不太規(guī)律、不太正常的現(xiàn)象。究其原因主要是系統(tǒng)的抗干擾設(shè)計(jì)不全面，導(dǎo)致應(yīng)用系統(tǒng)的工作不可靠。本文主要分析單片機(jī)應(yīng)用系統(tǒng)出錯(cuò)的起因，并結(jié)合自己的工作經(jīng)驗(yàn)，探討一些解決的辦法。

2　單片機(jī)應(yīng)用系統(tǒng)出錯(cuò)的主要現(xiàn)象和原因

2.1　單片機(jī)應(yīng)用系統(tǒng)出錯(cuò)的主要現(xiàn)象和內(nèi)因

大量的電源和磁場(chǎng)干擾，會(huì)造成以下各種系統(tǒng)內(nèi)部出錯(cuò)。表1列出了單片機(jī)應(yīng)用系統(tǒng)出 錯(cuò)的主要現(xiàn)象和內(nèi)部原因。

2.2　單片機(jī)應(yīng)用系統(tǒng)出錯(cuò)的外部原因

從設(shè)計(jì)和制造的角度來(lái)看，造成應(yīng)用系統(tǒng)容易受干擾的主要原因是：
　　(1)系統(tǒng)電源的抗干擾能力差或功率不足；
　　(2)程序沒(méi)有采取抗干擾措施或措施不力；
　　(3)器件間驅(qū)動(dòng)功率不足，處在較臨界狀態(tài)；
　　(4)遠(yuǎn)距離數(shù)據(jù)傳輸?shù)碾娫?、電壓偏低?br />　　(5)沒(méi)有采取屏蔽保護(hù)；
　　(6)元件質(zhì)量低。

針對(duì)以上出現(xiàn)的問(wèn)題，我們分別從硬件和軟件兩個(gè)方面來(lái)探討一些提高單片機(jī)應(yīng)用系統(tǒng) 抗干擾能力的方法。

3　單片機(jī)應(yīng)用系統(tǒng)的硬件抗干擾設(shè)計(jì)

3.1　選擇時(shí)鐘頻率低的單片機(jī)

外時(shí)鐘是高頻的噪聲源，除能引起對(duì)本應(yīng)用系統(tǒng)的干擾之外，還可能產(chǎn)生對(duì)外界的干擾，使電磁兼容檢測(cè)不能達(dá)標(biāo)。在對(duì)系統(tǒng)可靠性要求很高的應(yīng)用系統(tǒng)中，選用頻率低的單片機(jī)是降低系統(tǒng)噪聲的原則之一。以8051單片機(jī)為例，最短指令周期1μs時(shí)，外時(shí)鐘是12MHz。而同樣速度的Motorola單片機(jī)系統(tǒng)時(shí)鐘只需4MHz，更適合用于工控系統(tǒng)。

3.2　電源

(1)若系統(tǒng)空間允許的話(huà)，可使用現(xiàn)成的微電腦開(kāi)關(guān)電源，它有4組輸出，分別為+5V(18 A～25A)、-5V(0.5A)、+12V(6A～10A)、-12V(0.5A)。如果一個(gè)功率不夠，可用多個(gè)分塊供電，主機(jī)最好單獨(dú)使用一個(gè)。電源的功率充足，就能減少電源本身所產(chǎn)生的紋波及諧波干 擾。這是解決電源干擾和電源功率不足的最好方法；

(2)采用開(kāi)關(guān)電源設(shè)計(jì)；

(3)主機(jī)部分采用單獨(dú)的穩(wěn)壓電路，一片7805穩(wěn)壓塊，加上較好的濾波電路；外圍電路 采用另外的電源供電。

3.3　提高輸出信號(hào)的電源或電壓

如果輸入、輸出連接線(xiàn)路超過(guò)80cm，最好提高傳送的電壓或電流，以減少信號(hào)的衰減和 受干擾而造成的信號(hào)失真。簡(jiǎn)單的方法可在傳送端加一個(gè)1488，將電平提高到12V；接收端加一個(gè)1489，將電平回復(fù)到5V。

3.4　輸入、輸出隔離

輸入、輸出信號(hào)可加光電耦合器隔離，防止 外圍器件動(dòng)作時(shí)產(chǎn)生的回流沖擊系統(tǒng)電路。

3.5　注意器件的驅(qū)動(dòng)能力

一般1個(gè)TTL可推動(dòng)8個(gè)TTL或10多個(gè)CMOS，而一個(gè)CMOS可推動(dòng)1～2個(gè)TTL或20多個(gè)CMOS。如果輸出負(fù)載過(guò)重，會(huì)降低輸出電平，使電平處于或低于被驅(qū)動(dòng)器件的輸入門(mén)檻電平(TTL：高為2.4V，低為0.4V；CMOS；高為4.5V，低為1.4V)，從而造成系統(tǒng)不穩(wěn)定。

3.6　采取屏蔽保護(hù)

屏蔽可用來(lái)隔離空間輻射。對(duì)噪聲特別大的部件(如開(kāi)關(guān)電源)，用金屬盒罩起來(lái)，可減 少噪聲源對(duì)單片機(jī)的干擾。對(duì)容易受干擾的部分，可加設(shè)屏蔽金屬罩并接地，使干擾磁信號(hào) 被短路接地。

3.7　注意印制電路板的布線(xiàn)與工藝

印制電路板的設(shè)計(jì)對(duì)單片機(jī)系統(tǒng)能否抗干擾非常重要。要本著盡量控制噪聲源，盡量減 小噪聲的傳播與耦合，盡量減小噪聲的吸收這三大原則設(shè)計(jì)印制電路板和布線(xiàn)。

(1)印制電路板要合理分區(qū)。單片機(jī)應(yīng)用系統(tǒng)通?？煞秩齾^(qū)，即模擬電路區(qū)(怕干擾)、 數(shù)字電路區(qū)(既怕干擾、又產(chǎn)生干擾)、功率驅(qū)動(dòng)區(qū)(干擾源)。

(2)印制電路板要按單點(diǎn)接電源、單點(diǎn)接地的原則送電。三個(gè)區(qū)域的電源線(xiàn)、地線(xiàn)由該 點(diǎn)分三路引出。噪聲元件與非噪聲元件要離得遠(yuǎn)一些。

(3)時(shí)鐘振蕩電路、特殊高速邏輯電路部分用地線(xiàn)圈起來(lái)，讓周?chē)妶?chǎng)趨近于零。

(4)使用滿(mǎn)足系統(tǒng)要求的最低頻率的時(shí)鐘，時(shí)鐘產(chǎn)生器要盡量靠近用到該時(shí)鐘的器件。 石英晶體振蕩器外殼要接地，時(shí)鐘線(xiàn)盡量短，且在石英晶體振蕩器下面要加大接地的面積而 不應(yīng)該走其它信號(hào)線(xiàn)。

(5)I/O驅(qū)動(dòng)器件、功率放大器件盡量靠近印制板的邊、靠近引出接插件。

(6)在單面板、雙面板設(shè)計(jì)中，地線(xiàn)、電源線(xiàn)要盡量粗。信號(hào)線(xiàn)的過(guò)孔要盡量少。

(7)四層板比雙面板噪聲低20dB，六層板比四層板噪聲低10dB。經(jīng)濟(jì)條件允許時(shí)盡量用 多層板。

(8)使用45°的折線(xiàn)布線(xiàn)，不要使用90°折線(xiàn)，以減小高頻信號(hào)的發(fā)射。

(9)重要的信號(hào)線(xiàn)盡量短并要盡量粗，并在兩側(cè)加上保護(hù)地。將信號(hào)通過(guò)扁平電纜引出 時(shí)，要使用地線(xiàn)-信號(hào)-地線(xiàn)……的結(jié)構(gòu)。

(10)時(shí)鐘線(xiàn)垂直于I/O線(xiàn)比平行于I/O線(xiàn)干擾小，時(shí)鐘線(xiàn)要遠(yuǎn)離I/O線(xiàn)。

(11)對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。噪聲敏感線(xiàn)不要與高 速線(xiàn)、大電流線(xiàn)平行。

(12)每個(gè)IC元件要加一個(gè)去耦電容，布線(xiàn)時(shí)去耦電容要真正接在芯片的電源、地上。要 選高頻特性好的獨(dú)石電容或瓷片電容作去耦電容。去耦電容焊在印制電路板上時(shí)，引腳要盡 量短。

(13)從高噪聲區(qū)來(lái)的信號(hào)要加濾波。繼電器線(xiàn)圈處要加放電二極管。可以用串一個(gè)電阻 的辦法來(lái)軟化I/O線(xiàn)的跳變沿或提供一定的阻尼。

(14)閑置不用的門(mén)電路輸入端不要懸空。閑置不用的運(yùn)算放大器正輸入端接地，負(fù)輸入 端接輸出。單片機(jī)不用的I/O口定義成輸出。單片機(jī)上有一個(gè)以上電源、地端的，每端都要 接上，不要懸空。

(15)盡量不要使用IC插座，把IC直接焊在印制板上，IC插座有較大的分布電容。