米波段DBF體制雷達數字接收機的實現
加入技術交流群
TDRB0的特點之一為通道較多，故選用專用DDC芯片完成數字下變頻和抽取濾波等功能，與FPGA實現DDC功能相比，具有開發(fā)周期短、每通道性價比較高等優(yōu)勢。這里選用ISL5216，其單片集成4個獨立可編程數字下變頻通道，數據帶寬1Mhz，可實現單級最多256階的FIR，因此非常適合米波段雷達的窄帶信號數字濾波。為了完成10通道的數字接收，可采取如圖2所示拓撲，即DDC0和DDC1各處理四通道，而DDC2只處理2個通道。本文引用地址：http://2s4d.com/article/166883.htm
現代的數字接收系統(tǒng)還會要求具有一定的預處理功能，以減輕后續(xù)數據傳輸和處理的壓力。TDRB0采用DSP作為數據處理單元，DSP+FPGA作為數據傳輸單元，具有較強的運算能力和IO互連能力?？紤]到雷達系統(tǒng)通常需要較大的動態(tài)范圍和較高的運算精度，目前大部分雷達系統(tǒng)數字信號處理模塊都選用浮點型DSP器件，以及ADI公司TigerSHARC系列DSP所具有的超強浮點運算能力和IO互連能力，我們選擇TS101作為TDRB0的處理、存儲和數據傳輸的中樞。
TDRB0的對外接口很多，分布于前面板和J1~J5。TDRB0數據后續(xù)傳輸的通路有三條：①PCI總線。TDRB0基于CPCI總線，利用半定制芯片QL5064實現了66Mhz、64bit PCI接口。②TS101自己的四路LINK口，通過J4和二次底板與其他板卡的TS LINK口通訊，其傳輸速率可達到150MB/s；③FPGA連接在J4和J5上共81 bit IO管腳，可自定義用，也可用于最大傳輸速率320MB/S的FPDP總線。
2.2 數字接收機平臺的搭建
在米波段DBF體制雷達中，由多塊TDRB0組成的數字接收機，與由多塊信號處理板卡組成的信號處理機共用一個21槽位的標準6U CPCI機箱。如果采用TDRB0的PCI通道給信號處理機傳送數據，可以不用再設計定制的二次底板，但是在本系統(tǒng)中，要求的傳輸數據率較高，共享型的PCI總線難以承擔如此負荷。采用DSP的LINK通過二次底板傳數，構成一套專用LINK總線，能夠保證傳輸帶寬，并且實現起來也較為靈活方便。同時，通過二次底板， TDRB0接收定時板送過來的定時信號和雷達命令字（如圖3所示）。
為了能夠離線分析雷達實際的回波數據，數字接收機中還包括一個SCSI磁盤陣列，能夠實時的把各通道數字接收后信號存儲下來。通過一套SCSI轉接板卡，數據從TDRB0經過二次底板流向磁盤陣列。數字接收機存在兩套專用LINK總線，一套連接多塊TDRB0和信號處理機，數據傳給信號處理機，完成正常的雷達信號處理；另一套連接多塊TDRB0和SCSI轉接板卡，把數據通過轉接板卡送給磁盤陣列存儲。兩套總線之間互不影響，因而既可同時工作，也可單獨分開工作。
評論