基于ARM7TDMI內(nèi)核SEP3203處理器的語音信號的軟件實時編解碼的實現(xiàn)

　　根據(jù)語音實時性的需要，設(shè)置UCB1400采樣速率為8 kb/s。該芯片用16位表示一個采樣點，故采樣速率為128 kb/s。編碼后，每個采樣點用4位表示，故傳輸率為32 kb/s。

　　3.2 軟件系統(tǒng)

　　軟件流程如圖4所示。每幀數(shù)據(jù)為64個采樣點，共計為128字節(jié)、16位表示的PCM碼，編碼后為32字節(jié)、4位表示的ADPCM碼。

圖4 編解碼的軟件流程

　　(1) 編碼

　　首先對系統(tǒng)初始化，包括對AC97、CODEC、DMAC等模塊配置，以及有關(guān)狀態(tài)變量的初始化。然后，采樣第1幀語音數(shù)據(jù)，采樣結(jié)束進入DMA中斷，在中斷處理中再次配置DMAC，觸發(fā)新的采樣傳輸，并對剛采樣的數(shù)據(jù)編碼。由于編碼由內(nèi)核執(zhí)行，采樣由CODEC和DMA完成，故對第K幀編碼和對第K+1幀采樣是并發(fā)進行的。

　　(2) 解碼

　　同編碼過程類似，首先對系統(tǒng)進行初始化，然后解碼第1幀音頻數(shù)據(jù)。解碼完配置DMAC，觸發(fā)數(shù)據(jù)傳送至AC97輸出FIFO，通過放音設(shè)備播放錄音。同樣，解碼第K+1幀數(shù)據(jù)與播放第K幀數(shù)據(jù)并發(fā)進行。

　　本設(shè)計采用“雙Buffer”機制緩沖數(shù)據(jù)。“雙Buffer”是指：開辟兩個幀緩沖區(qū)為Buf0、Buf1，緩沖標志Flg初始為0。編碼時，采樣第1幀數(shù)據(jù)，DMA從AC97輸入FIFO向Buf0傳輸數(shù)據(jù)，傳 輸完后，設(shè)置Flg=1，編碼器從Buf0中取數(shù)據(jù)編碼;同時，DMA向Buf1中傳送新數(shù)據(jù)。周而復(fù)始，每幀數(shù)據(jù)采樣完，設(shè)置Flg=!Flg，編碼器從Buf!Flg緩沖區(qū)取數(shù)據(jù)編碼，DMA傳送采樣數(shù)據(jù)的目的地址為Buf Flg，從而實現(xiàn)了第K+1幀數(shù)據(jù)采樣和第K幀數(shù)據(jù)編碼并發(fā)。只要編碼速度高于采樣速度，就不會出現(xiàn)數(shù)據(jù)的覆蓋。處理過程如下(解碼時的情況類似)：

　　4 性能優(yōu)化

　　語音處理的實時性要求很高，否則，若數(shù)據(jù)處理速度跟不上語音變化速度，就會在錄音時出現(xiàn)剛采樣的數(shù)據(jù)覆蓋了先采入但未處理的數(shù)據(jù);在放音時，出現(xiàn)播放的速度比實際語音慢。當然，如果用足夠大的緩沖，可以避免錄音出現(xiàn)的問題，但放音出現(xiàn)的問題是無法避免的。同時，鑒于存儲資源對于嵌入式系統(tǒng)是很寶貴的，故此方案沒有實際價值。上文介紹的“雙Buffer”機制，能夠使采樣和編碼之間、解碼和播放之間分別互不影響、并發(fā)執(zhí)行，易于控制;但要滿足實時性要求，還要使編解碼速度符合采樣和播放的要求。語音速率是8 KB/s，而系統(tǒng)中一個采樣點用16位表示，故編解碼速度不能低于16 KB/s(即每秒至少編碼16 KB的PCM碼，每秒至少解出16 KB的PCM碼)。表1是未對系統(tǒng)優(yōu)化前，測試裸機無操作系統(tǒng)情況下，處理512 KB的PCM碼(對應(yīng)128 KB的ADPCM碼)所用時間。該測試是使用SoC內(nèi)部定時器TIMER進行的，見參考文獻。測試結(jié)果顯示,系統(tǒng)優(yōu)化前沒有滿足語音實時性要求。

　　到此，系統(tǒng)目標代碼都是在SDRAM中運行的。SEP3203提供了一個很有用的模塊——片內(nèi)高速存儲器eSRAM。eSRAM存取速度非?？欤蛇_到0.89 MIPS/MHz，所以對系統(tǒng)性能有很大的優(yōu)化作用，而SDRAM卻只能有其性能的1/3左右。表2是在50 MHz時鐘、32位ARM指令情況下,SDRAM和eSRAM的性能比較。各項指標的意義見參考文獻。