基于FPGA的LED大屏幕控制系統(tǒng)的設計與實現(xiàn)
加入技術交流群
2 SDRAM乒乓式緩存的優(yōu)化
傳統(tǒng)的基于SDRAM的乒乓式緩存方案[1，2]都存在著數(shù)據(jù)讀寫操作復雜或者數(shù)據(jù)結構調(diào)整局限性大的缺點。結合現(xiàn)有方案的優(yōu)點，本文提出了圖2所示的SDRAM數(shù)據(jù)緩存方案。本文引用地址：http://2s4d.com/article/162722.htm
本系統(tǒng)的發(fā)送卡設計目標是最大支持1 280×1 024分辨率、60 Hz刷新率的全彩數(shù)據(jù)發(fā)送，此時的像素頻率為：
即本方案滿足系統(tǒng)數(shù)據(jù)吞吐量的要求。由于兩個SDRAM中存儲相同數(shù)據(jù)，具有相同格式，所以SDRAM讀寫模塊可以同時向兩個SDRAM中寫入或讀出顯示數(shù)據(jù)，這樣兩塊SDRAM可以共用地址線，從而節(jié)省數(shù)十個FPGA IO端口，這是本方案的一大優(yōu)點。同時每塊SDRAM中劃分了兩個區(qū)，用以存放連續(xù)的兩幀圖像，可以根據(jù)LED顯示屏的具體要求，從SDRAM中讀出顯示數(shù)據(jù)，滿足系統(tǒng)靈活性的要求。
3 反γ校正與灰度級調(diào)節(jié)
特定條件下創(chuàng)建的圖像在不同環(huán)境下工作時,往往會出現(xiàn)圖像看起來顯得太亮或者太暗的現(xiàn)象,所以LED大屏幕顯示系統(tǒng)需要進行靈活的反γ值調(diào)節(jié)。當前反γ校正多采用基于FPGA內(nèi)部ROM的查找表技術[3]。式(1)為反γ校正公式，式中默認輸入圖像灰度級為256，輸出灰度級為G，x為輸入灰度值，y為輸出灰度值，γ為校正系數(shù)。要在FPGA中實現(xiàn)指數(shù)運算需要消耗大量邏輯單元，對于低成本要求來說是不現(xiàn)實的。本文提出了如圖3所示的基于FPGA片內(nèi)RAM、片外EEPROM和PC機軟件的反γ校正技術。
評論