基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn)

3.2 系統(tǒng)控制部分的控制解釋Petri網(wǎng)模型

　　用Petri網(wǎng)對系統(tǒng)控制部分進(jìn)行描述，得到的控制解釋Petri網(wǎng)模型如圖3所示。模型中輸入輸出信號的描述如表1所示，描述的局部狀態(tài)如表2所示。

　　3.3 模型的VHDL實(shí)現(xiàn)

　　用VHDL實(shí)現(xiàn)的部分源代碼如下：

　　3.4 基于Max+PlusⅡ的并行控制器仿真

　　在MAX+PlusⅡ中經(jīng)編譯后進(jìn)行功能仿真，仿真波形如圖4所示。波形表明結(jié)果是正確的。

　　4 結(jié) 論

　　Petri網(wǎng)是并發(fā)系統(tǒng)強(qiáng)有力的建模工具，通過對Petri網(wǎng)模型的分析，可以獲得系統(tǒng)的許多結(jié)構(gòu)和動態(tài)性能，根據(jù)控制策略，還可以建立系統(tǒng)的控制模型并獲得系統(tǒng)在控制作用下的性能。以上討論證明，基于Petri網(wǎng)的并行控制器可以用VHDL實(shí)現(xiàn)，從而開辟了并行控制器設(shè)計(jì)與實(shí)現(xiàn)的新途徑。