毫米波發(fā)射端中頻調制的實現(xiàn)
加入技術交流群
在比較了3種芯片的雜散性能和頻率分辨率等性能參數(shù)的基礎上，可得出AD9857的工作頻率最高，由于集成的高速直接數(shù)字合成器輸出頻率要小于系統(tǒng)時鐘的43％，因此輸出頻率范圍最大。此外AD9857內部的14位高性能高速數(shù)／模轉換器，可提高系統(tǒng)的集成度和穩(wěn)定度。綜上所述，本文采用AD9857實現(xiàn)毫米波系統(tǒng)數(shù)字上變頻。
4 中頻調制設計
本設計采用基于DDS技術的正交上變頻器AD9857與FPGA相結合的方案實現(xiàn)70 MHz中頻的QDPSK調制。系統(tǒng)框圖如圖2所示。本文引用地址：http://2s4d.com/article/156996.htm
由圖2可知，基于EP1Cl2F324的FPGA主要實現(xiàn)基帶信號處理、FPGA與AD9857的串口通信、FPGA與AD9857的并口通信和時鐘控制設計。
信源首先經串并轉換將輸入的單路串行數(shù)據轉換為雙路并行數(shù)據，經過串并轉換產生的數(shù)據速率減半，再經過“差分編碼”轉換為相對碼，通過并口送入AD9857進行絕對調相。在FPGA與AD9857串口通信中，當CS為低電平時，開啟AD9857的串口，F(xiàn)PGA通過SDIO將控制字發(fā)送給AD9857，設置AD9857的工作方式，當CS為高電平時，關閉AD9857的串口，串口通信仿真如圖3所示。在FPGA與AD9857的并口通信中，當TXEN-ABLE為高電平時，通過PDCLK讀取FPGA中的14位并行數(shù)據送入AD9857，當TXENABLE為低電平時，關閉AD9857的并口，并口通信仿真如圖4所示。
40 MHz晶振為EPlCl2F324提供系統(tǒng)時鐘；經FPGA八分頻后通過SCLK送入AD9857中，作為串口通信時鐘；經AD9857內部PLL倍頻器五倍頻后，作為AD9857的內部系統(tǒng)時鐘。
AD9857工作在正交調制模式，14位并行I／Q數(shù)據分成兩路交替輸入，經過CIC濾波器，可編程內插器后送人正交調制器。DDS核產生正交本振信號到正交調制器，分別與I／O信號相乘后相加或相減，產生正交調制信號。最后通過14位DAC轉變?yōu)檎徽{制的模擬信號輸出。
5 結語
采用AD9857和FPGA相結合的方法實現(xiàn)了中頻調制，由于AD9857采用了直接數(shù)字頻率合成技術，消除了由模擬調制所引起的相位、增益的失衡和交調失真。該設計簡化了系統(tǒng)結構，降低了成本，提高了系統(tǒng)的性能和可靠性。同時提出了一種采用兩次變頻的上變頻方案，此方案降低了毫米波濾波器的設計難度，減弱了功率放大后的強發(fā)射信號泄漏對發(fā)射機性能指標造成的影響。
評論