基于光纖通信的分布式高速高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
2 系統(tǒng)設(shè)計(jì)
2．1 采樣電路設(shè)計(jì)
系統(tǒng)中的采樣電路采用ADI公司的16-bitPulSAR差分ADC芯片AD7625，該芯片的采樣率最高可達(dá)6MSPS，具有93dB的優(yōu)秀信噪比。
AD7625的采樣控制與數(shù)據(jù)輸出引腳為串行LVDS接口，可與FPGA上具有LVDS特性的IO口直接相連。AD7625與采樣相關(guān)的引腳有CNV+／CNV-(IN)、CLK+／CLK-(IN)、D+／D-(OUT)三對(duì)LVDS差分信號(hào)線。由于前端模塊設(shè)計(jì)為6通道并行采樣，因此，可采用自時(shí)鐘接口模式(SelfClocked Interface Mode)，因?yàn)檫@種模式下可使所有通道共用CNV與CLK信號(hào)，因而可節(jié)省不少引腳和布線空間。
采集模塊的光纖接收端每收到4MHz的同步采樣信息即開(kāi)始啟動(dòng)一次AD轉(zhuǎn)換，并讀取上一次的轉(zhuǎn)換結(jié)果，同時(shí)在形成幀結(jié)構(gòu)后，再由光纖
發(fā)送端上傳到系統(tǒng)后端。AD7625的采樣時(shí)序如圖2所示。本文引用地址：http://2s4d.com/article/156521.htm
完成同步采樣邏輯后，可使用嵌入式邏輯分析儀的工具Chipscope抓取FPGA內(nèi)部邏輯的采樣控制信號(hào)及采樣結(jié)果，并顯示出來(lái)，圖3所示的窗口顯示的就是采樣結(jié)果波形，下面的窗口為啟動(dòng)一次AD轉(zhuǎn)換后，F(xiàn)PGA內(nèi)部的采樣控制信號(hào)的時(shí)序。
2．2 光纖通信
光纖通信可選用AVAGO公司的AFBR57M5APZ型光纖通道收發(fā)模塊，它的傳輸線速率可達(dá)到2．125Gb／s。每個(gè)前端采集模塊的總采樣數(shù)
據(jù)量為48MB／s，因此，經(jīng)過(guò)8B／10B編碼后，即是480Mb／s的線速率。另外，由于還需要上傳前端模塊當(dāng)前的配置信息，因此，應(yīng)將光纖的線速率定為500Mb／s。
評(píng)論