TMS320TCI6612/14 助力小型蜂窩基站實現(xiàn)高性能

TMS320TCI6612/14 助力小型蜂窩基站實現(xiàn)高性能

產(chǎn)品公告

無線網(wǎng)絡(luò)流量正日漸以數(shù)據(jù)為主。目前高速 3G 的全面鋪開，以及速度更快的 4G 業(yè)務(wù)即將上線，無線數(shù)據(jù)速率隨之水漲船高，因此，能否高效處理流經(jīng)基站的大量數(shù)據(jù)已變得至關(guān)重要。只要采用合適的硅芯片技術(shù)和設(shè)計，基站就能夠從容應(yīng)對 4G 巨大的網(wǎng)絡(luò)流量需求。營運商正轉(zhuǎn)向異構(gòu)網(wǎng)絡(luò)，同時采用宏蜂窩及小型蜂窩解決方案來提供更出色的用戶體驗。多輸入多輸出 (MIMO) 天線陣列和高級接收器是新無線標準的關(guān)鍵元件，可提高網(wǎng)絡(luò)帶寬。將理想的處理元件用于小型蜂窩基站，可幫助開發(fā)人員按客戶要求的速度提供所需的數(shù)據(jù)帶寬。

TMS320TCI6612 與 TMS320TCI6614 均是最新無線基站片上系統(tǒng) (SoC)，可實現(xiàn)能夠同時支持 3G 和 4G 雙運行模式的業(yè)界最高性能小型蜂窩基站解決方案。TCI6612 和 TCI6614 是當(dāng)前滿足無線網(wǎng)絡(luò)營運商對 4G 小型蜂窩基站以數(shù)據(jù)為中心性能的理想選擇。多個 TMS320C66x DSP 核(其中 TCI6612 為兩個，TCI6614 為四個)可提供可編程性能，而新型硬件加速器則可集中精力處理比特速率，幫助基站制造商實現(xiàn)較常規(guī)解碼技術(shù)高出 40% 的頻譜效率。此外，每個 SoC 中的完整 ARM RISC 內(nèi)核還可進行控制處理，幫助開發(fā)人員為小型蜂窩基站設(shè)計低功耗的高性能解決方案。

TCI6612 與 TCI6614 SoC 建立在德州儀器 (TI) 可擴展 KeyStone 多核架構(gòu)基礎(chǔ)之上，可提供一系列處理元件，其中包括無線電加速器、網(wǎng)絡(luò)與安全協(xié)處理器、支持定點與浮點功能的數(shù)字信號處理器 (DSP) 核以及 ARM RISC 處理器等，從而可為實現(xiàn)全面高性能的小型蜂窩基站提供理想的處理元件?；陉犃袛?shù)據(jù)包結(jié)構(gòu)的 Multicore Navigator 與 TI Open Navigator 編程接口相結(jié)合，可幫助設(shè)計人員便捷地添加差異化增值特性。此外，TI 還在其 SoC 中集成了數(shù)字無線電，不僅可顯著降低成本，而且還可簡化小型蜂窩基站的集成與設(shè)計。

TCI6612 與 TCI6614 憑借每個 DSP 核的定點及浮點處理性能，可幫助基站設(shè)計人員充分發(fā)揮高速算法原型設(shè)計以及快速軟件重新設(shè)計的優(yōu)勢，從而可降低成本、縮短開發(fā)時間。由于 C66x核具有如此強大的功能，因此只需極少量的內(nèi)核就可實現(xiàn)比前幾代 DSP 高出 4 倍的處理功能。隨著內(nèi)核數(shù)量的減少以及性能的提高，設(shè)計人員將享受簡化的編程體驗。

ARM RISC 核的集成可顯著降低系統(tǒng)成本。與此同時，ARM Cortex-A8核能夠幫助開發(fā)人員設(shè)計出低功耗高性能解決方案，不僅可在以數(shù)據(jù)為中心的應(yīng)用上支持更多用戶，而且還可為基站開發(fā)人員帶來前所未有的高電源效率與高集成度。Cortex-A8 與整合數(shù)據(jù)包及安全處理器相結(jié)合，無需外部網(wǎng)絡(luò)處理器。

主要特性

l 同步雙模式無線基站片上系統(tǒng) (SoC) 可為小型蜂窩基站實現(xiàn)無以倫比的高性能;

l 目前市場最高性能的多核小型蜂窩基站片上系統(tǒng) (SoC)，可為同步多標準無線基站實現(xiàn)無可匹敵的高吞吐量以及最低的時延;

l 位協(xié)處理器可提升 SoC 系統(tǒng)性能并支持高級接收器算法，與常規(guī)解碼技術(shù)相比，可提高 40% 的頻譜效率;

l TI 最新 C66x DSP 核將定點與浮點性能高度整合在同一芯片上，首次以定點速度支持浮點性能;

l 支持完整 ARM® Cortex-A8 處理器的 KeyStone SoC 可進行控制層處理;

l 協(xié)處理器的唯一解決方案支持各種標準，包括 WCDMA 芯片速率，無需 FPGA/ASIC;

l 網(wǎng)絡(luò)協(xié)處理器與 Multicore Navigator 相結(jié)合，可為所有無線基站標準實現(xiàn)層2及傳輸加速;

l 基于 TI 最新 KeyStone 架構(gòu)，不但支持從宏蜂窩到小型蜂窩的擴展與移植，而且還可降低產(chǎn)品開發(fā)的成本;

l Multicore Navigator 可為多核 SoC 帶來單核簡易性;

l 最佳功耗/性能比結(jié)合獨特的節(jié)電休眠模式，可為基站實現(xiàn)最低功耗;

l 充分利用高性能 40 納米工藝技術(shù)。

TCI6614 方框圖