基于SoPC的網(wǎng)絡(luò)模塊設(shè)計與實現(xiàn)

摘要：在Altera公司提供的QuartusⅡ軟件中開發(fā)網(wǎng)絡(luò)模塊控制器并在SoPC Builder中將其作為一個獨立的IP核集成到SoPC中，通過軟件驅(qū)動控制器實現(xiàn)網(wǎng)絡(luò)模塊收發(fā)等操作，發(fā)揮其設(shè)計靈活、集成度高、收發(fā)速度快等優(yōu)點，為SoPC設(shè)計中網(wǎng)絡(luò)功能提供了新的方案。
關(guān)鍵詞：SoPC；NIOSⅡ；網(wǎng)絡(luò)模塊

網(wǎng)絡(luò)模塊是網(wǎng)絡(luò)設(shè)備中必不可少的部分，隨著近年來物聯(lián)網(wǎng)技術(shù)的高速發(fā)展，對互聯(lián)設(shè)備的網(wǎng)絡(luò)模塊提出的更高要求。本文提出了基于NIOSⅡ的SoPC系統(tǒng)設(shè)計與實現(xiàn)的網(wǎng)絡(luò)模塊。
美國Altera公司于2000年提出了SoPC(Systemon a Programmable Chip，可編程片上系統(tǒng))技術(shù)，并同時推出了相應(yīng)的開發(fā)軟件QuartusⅡ及硬件平臺FPGA (Field-Programmable Gate Array)。SOPC具備嵌入式處理器內(nèi)核，具有豐富的IP核資源可供選擇，擁有足夠的片上可編程邏輯資源，提供處理器調(diào)試接口和FPGA編程接口，具有單芯片、低功耗、小封裝等的優(yōu)點。NIOSⅡ是Altera公司發(fā)布的軟核處理器，其最大特點是可配置性較好，即用戶可根據(jù)自已的標(biāo)準(zhǔn)定制處理器，按照需求選擇合適的外設(shè)、存儲器和接口。此外還可以輕松集成自己專有的功能，使設(shè)計具有獨特的競爭優(yōu)勢。NiosⅡ軟核處理器的原理框圖如圖1所示，其中對用戶可見的單元電路包括存儲器文件、算術(shù)邏輯單元(ALU)、與用戶自定義指令邏輯的接口、異?？刂破?、中斷控制器、指令總線、數(shù)據(jù)總線、指令及數(shù)據(jù)緩存、緊密耦合存儲器接口電路及JTAG調(diào)試模塊等。本設(shè)計通過Altera公司的FPGA芯片和NIOSⅡ嵌入式系統(tǒng)實現(xiàn)SoPC。

1 系統(tǒng)總體方案設(shè)計
Altera公司的SoPC Builder為建立SoPC設(shè)計提供了標(biāo)準(zhǔn)化的圖形環(huán)境，SoPC Builder包含在QuartusⅡ軟件中。SoPC Builder幫助設(shè)計者自動完成系統(tǒng)集成的工作，ScPC提供了直觀的圖形用戶界面(GUI)，幫助設(shè)計者添加和配置系統(tǒng)所需的外設(shè)(包括存儲器、定制外設(shè)和IP模塊)，根據(jù)設(shè)計者的要求將這些外設(shè)與處理器連接在一起，并自動完成外設(shè)和存儲器的地址映射、中斷控制和總線控制等工作。完成系統(tǒng)配置之后，SoPC Builder根據(jù)要求生成VHDL或Verilog HDL的系統(tǒng)級設(shè)計代碼，并自動生成部分外設(shè)的硬件抽象層(HAL)代碼和底層硬件驅(qū)動代碼，為軟件開發(fā)做好準(zhǔn)備。圖2所示為SoPC Builder為本次設(shè)計生成的系統(tǒng)模塊的應(yīng)用實例。

2 網(wǎng)絡(luò)模塊設(shè)計與實現(xiàn)
SoPC系統(tǒng)設(shè)計流程如圖3所示。設(shè)計者根據(jù)任務(wù)要求決定系統(tǒng)需求，用SoPC Builder建立自已的SoPC系統(tǒng)。在硬件方面，建立一個頂層設(shè)計文件，將生成的SoPC系統(tǒng)例化，并設(shè)置引腳分配、時序要求及其它設(shè)計約束，然后編譯硬件設(shè)計并將FPGA設(shè)計下載到目標(biāo)板中。在軟件方面，用Nios IIIDE開發(fā)應(yīng)用軟什，在其中使用Nios II指令仿真器運行并調(diào)試軟件。之后將可執(zhí)行軟件下載到目標(biāo)板上的NiosⅡ系統(tǒng)中，在目標(biāo)板上運行調(diào)試軟件，并對設(shè)計的不足進(jìn)行收進(jìn)。
2．1 硬件模塊設(shè)計
系統(tǒng)選用Altera公司Cyclone II系列的EP2C35F672C6，構(gòu)建一個基于NIOS II的SoPC系統(tǒng)。本設(shè)計中，NIOS II CPU負(fù)責(zé)網(wǎng)絡(luò)模塊的控制、數(shù)據(jù)的傳輸以及I／O接口等功能，故選用高端NIOS II／f內(nèi)核以滿足所要求的功能，其約占1400—1800個邏輯單元，3個M4K RAM塊，可以用來增加指令緩存。NIOS II／f的最好性能可達(dá)到101 MIPS將NIOS II處理器的復(fù)位地址設(shè)置為cfi_flash，其為非易失存儲器Flash。將NIOS II處理器的異常地址設(shè)置為sdram_0，其為掉電易失的存儲器SDRAM在“JTAG Debug Module”標(biāo)簽下選擇Level 1，此時占用邏輯資源最少，為300—400邏輯單元，2個M4K RAM塊。
網(wǎng)絡(luò)模塊選用DAVICOM半導(dǎo)體公司的DM9000A DM9000A集成了帶有通用處理器接口的MAC和PHY，支持100Base-T應(yīng)用，帶有auto-MDIX，支持10Mb／s和100Mb／s的全雙工操作DM9000A既可支持8位處理器，也可支持16位處理器接口。DM9000A完全兼容IEEE 802．3u規(guī)范，支持IP／ TCP／UDP求和檢驗，支持半雙工模式背壓數(shù)據(jù)流控。

DM9000A內(nèi)部功能框罔如圖4所示，左邊帶有AUTO—MDIX的收發(fā)器提供RJ45的接口，中間為MAC，右邊則為處理器接口。處理器可通過這個接口實現(xiàn)對DM9000A的控制，具體引腳包括：
◇nRD讀命令；
◇nWR寫命令；
◇nCS／nAEN片選；
◇SD0～SD7數(shù)據(jù)總線(低8位)；
◇SD8～SD15數(shù)據(jù)總線(高8位)，在16位模式下才有用；
◇CMD命令類型。低電平時，讀寫INDEX口；高電平時，讀寫DATA口；
◇INT中斷請求。
SoPC的標(biāo)準(zhǔn)組件庫中并不包含網(wǎng)絡(luò)控制器DM9000A，在這里需要添加自定義組件。
在SoPC Builder中，用Create new component添加自定義組件。需要向其添加HDL設(shè)計文件DM9000A_IF.v，用來設(shè)計一個從Avalon總線到DM90 00A的一個邏輯接口，其代碼所下：