基于以太網(wǎng)硬件協(xié)仿真接口實現(xiàn)便捷和高帶寬的仿真
加入技術(shù)交流群
基準測試
對5×5濾波器設(shè)計示例進行了編譯以便實現(xiàn)點對點以太網(wǎng)硬件協(xié)仿真，并利用Xilinx ML402開發(fā)板對其進行了協(xié)仿真。我們對硬件仿真速度與軟件仿真速度進行了比較?；鶞食绦蛱貏e考慮了每秒被讀回的已處理幀的數(shù)目，并將結(jié)果同單個幀的濾波操作所耗費的軟件仿真時間進行了比較。
圖6總結(jié)了與純軟件仿真相比，以太網(wǎng)協(xié)仿真所實現(xiàn)的仿真加速。結(jié)果表明，仿真速度提高了大約50到1,000倍。在現(xiàn)實設(shè)計中，速度的提高幅度取決于多種因素，這些因素包括：設(shè)計的復(fù)雜程度、I/O端口的數(shù)目和I/O數(shù)據(jù)的流量等。圖6還顯示，和以太網(wǎng)設(shè)置有關(guān)的另外兩個重要因素——鏈路速度和可允許的最大幀尺寸——也能影響到協(xié)仿真的性能。
隨著鏈路速度的提高，我們發(fā)現(xiàn)仿真所用的時間大大縮短，這是因為有更多的帶寬可用于協(xié)仿真的數(shù)據(jù)。另外，如果開通千兆位級以太網(wǎng)的巨型幀支持功能（為保證突發(fā)數(shù)據(jù)傳輸?shù)男首畲蠡哟罅丝稍试S的最大幀尺寸），協(xié)仿真的性能可得到進一步的提升。
本文引用地址：http://2s4d.com/article/154026.htm
結(jié)論
System Generator for DSP的以太網(wǎng)硬件協(xié)仿真接口，為在Xilinx ML402平臺上進行視頻和圖像處理應(yīng)用仿真提供了一個便捷和高帶寬的解決方案。該類接口為對遠程FPGA平臺進行仿真，或者為了實現(xiàn)更高的性能，對那些直接通過以太網(wǎng)電纜連接主機的開發(fā)板進行仿真創(chuàng)造了條件。借助System ACE解決方案，設(shè)計人員可以通過以太網(wǎng)完成器件配置，消除了對二次編程電纜的需求。正如基準測試結(jié)果顯示的那樣，該接口能夠大幅度提高仿真速度。
評論