TLC320AIC23在音頻處理中的應用

關鍵詞：ＤＳＰ?音頻處理?編解碼

１?。裕蹋郑常玻埃粒桑茫玻承酒喗?/B>

ＴＬＶ３２０ＡＩＣ２３是ＴＩ公司生產(chǎn)的一種高性能立體聲音頻編解碼器?該芯片同時高度集成了模擬電路功能。ＴＬＶ３２０ＡＩＣ２３中的模數(shù)與數(shù)模轉換器使用了多比特ｓｉｇｍａ－ｄｅｌｔａ工藝，并在內(nèi)部集成了高采樣率的數(shù)字內(nèi)插濾波器。該器件的數(shù)字傳輸字長可以是１６、２０、２４、３２Ｂｉｔ，它支持８～９６ｋＨｚ的采樣率。模數(shù)轉換器的ｓｉｇｍａ－ｄｅｌｔａ調(diào)制器決定了其三階多比特結構，這種結構在采樣率為９６ｋＨｚ的情況下，能夠達到９０ｄＢ信噪比，從而可在小型低功耗設計中實現(xiàn)高保真錄音。同樣?在數(shù)模轉換器中的二階多比特結構還可在采樣率為９６ｋＨｚ的情況下使信躁比達到１００ｄＢ，從而使得高質(zhì)量的數(shù)字音頻回放成為可能。該芯片在回放中的功率消耗小于２３ｍＷ。因此，對于可移動的數(shù)字音頻播放和錄音使用中的模擬輸入輸出等應用系統(tǒng)，ＴＬＶ３２０ＡＩＣ２３無疑是十分理想的選擇。該芯片主要有如下特性：

●是一種高性能的立體聲編解碼器；

●通過軟件控制能與ＴＩ的ＭＣＢＳＰ相兼容；

●音頻數(shù)據(jù)可以通過與ＴＩ ＭＣＢＳＰ相兼容的可編程音頻接口輸入輸出；

●內(nèi)部集成了駐極體話筒的偏置電壓和緩沖器；

●帶有立體聲線路輸入；

●具有模數(shù)轉換器的多種輸入（立體聲線路輸入和麥克風輸入）；

●具有立體聲線路輸出；

●內(nèi)含靜音功能的模擬音量控制功能；

●帶有高效率線性耳機放大器；

●在總的軟件控制下，電源可彈性管理；

●采用工業(yè)級最小封裝；

●適合于可移動固態(tài)音頻播放器錄音器。

２?。裕蹋郑常玻埃粒桑茫玻车氖褂?/B>

２．１ 控制接口

ＴＬＶ３２０ＡＩＣ２３有許多可編程特性?？赏ㄟ^控制接口來編輯該器件的控制寄存器，而且能夠編譯ＳＰＩ、Ｉ２Ｃ兩種規(guī)格的接口（見表１）。該器件的模式終端狀態(tài)決定了控制接口的形式。這個模式管腳必須連接到需要的電平。

表1 SPI和I2C接口控制

表2 寄存器控制模式

２．２ 控制寄存器的使用

ＴＬＶ３２０ＡＩＣ２３用表２所列的寄存器來控制芯片的工作模式。

設計時，可以通過數(shù)據(jù)的串行傳輸來控制ＴＬＶ３２０ＡＩＣ２３。這串數(shù)據(jù)的前半部分用于控制寄存器的地址，接下來的部分對應于該寄存器所要寫入的值。對于這種串行傳輸?shù)目刂茢?shù)據(jù)，可以分為兩個８Ｂｉｔ進行處理。考慮到實際情況，使用匯編語言既直觀又方便，因此，對于Ｉ２Ｃ寫入模塊，可使用匯編語言。下面是以ＤＳＰ ＴＭＳ３２０ＶＣ５５０９芯片為例列出的通過匯編語言對ＴＬＶ３２０ＡＩＣ２３的控制寄存器進行設置的具體代碼：

．ｄａｔａ； ＴＬＶ３２０ＡＩＣ２３ 控制寄存器數(shù)據(jù)

Ｒｅｇｉｓｔｅｒ０

．ｗｏｒｄ ０ｘ０１；控制地址：０００００００

．ｗｏｒｄ ０ｘ１７；控制數(shù)據(jù)：左聲道輸入音量控制０ｄＢ，開啟左右聲道同步更新

Ｒｅｇｉｓｔｅｒ１

．ｗｏｒｄ ０ｘ０３；控制地址：００００００１

．ｗｏｒｄ ０ｘ１７；控制數(shù)據(jù)：右聲道輸入音量控制０ｄＢ，開啟左右聲道同步更新

Ｒｅｇｉｓｔｅｒ２

．ｗｏｒｄ ０ｘ０５；控制地址：０００００１０

．ｗｏｒｄ ０ｘｆｆ；控制數(shù)據(jù)：左耳機輸出音量控制＋６ｄＢ，開啟左右耳機聲道同步更新

Ｒｅｇｉｓｔｅｒ３

．ｗｏｒｄ ０ｘ０７；控制地址：０００００１１

．ｗｏｒｄ ０ｘｆｆ；控制數(shù)據(jù)：右耳機輸出音量控制＋６ｄＢ，開啟右左耳機聲道同步更新

Ｒｅｇｉｓｔｅｒ４

．ｗｏｒｄ ０ｘ０８；控制地址：００００１００

．ｗｏｒｄ ０ｘ１４；控制數(shù)據(jù)：關閉旁路直通，輸入選用Ｍｉｃｒｏｐｈｏｎｅ，使ＤＡＣ處于有效狀態(tài)

Ｒｅｇｉｓｔｅｒ５

．ｗｏｒｄ ０ｘ０ａ；控制地址：００００１０１

．ｗｏｒｄ ０ｘ０５；控制數(shù)據(jù)：數(shù)字音頻通道選用ＡＤＣ高通濾波器，關閉ＤＡＣ軟靜音

Ｒｅｇｉｓｔｅｒ６

．ｗｏｒｄ ０ｘ０ｃ；控制地址：００００１１０

．ｗｏｒｄ ０ｘ０１；控制數(shù)據(jù)：開啟ＡＤＣ、ＤＡＣ，開啟Ｍｉ-ｃｒｏｐｈｏｎｅ輸入端，關閉Ｌｉｎｅ輸入端

Ｒｅｇｉｓｔｅｒ７

．ｗｏｒｄ ０ｘ０ｅ；控制地址：００００１１１

．ｗｏｒｄ ０ｘ５３；控制數(shù)據(jù)：ＤＳＰ數(shù)字接口格式，芯片采用主式，數(shù)據(jù)字長１６ｂｉｔ，ＬＲＰ＝１

Ｒｅｇｉｓｔｅｒ８

．ｗｏｒｄ ０ｘ１０；控制地址：０００１０００

．ｗｏｒｄ ０ｘ２０；控制數(shù)據(jù)：采樣率控制，時鐘為正常模式

Ｒｅｇｉｓｔｅｒ９

．ｗｏｒｄ ０ｘ１２；控制地址：０００１００１

．ｗｏｒｄ ０ｘ０１；控制數(shù)據(jù)：激活數(shù)字接口

Ｒｅｇｉｓｔｅｒ１０

．ｗｏｒｄ ０ｘ１ｅ；控制地址：０００１１１１

．ｗｏｒｄ ０ｘ００；控制數(shù)據(jù)：復位ＴＬＶ３２０ＡＩＣ２３

２．３ 數(shù)字音頻接口

ＴＬＶ３２０ＡＩＣ２３芯片與數(shù)字系統(tǒng)的接口有右判斷模式、左判斷模式、Ｉ２Ｓ模式和ＤＳＰ模式四種。這四種數(shù)據(jù)傳送模式都是從ＭＳＢ（最高位）開始，字長范圍從１６Ｂｉｔｓ到３２Ｂｉｔｓ（除了在右判斷模式下不支持３２Ｂｉｔｓ外）。數(shù)字音頻接口由時鐘信號ＢＣＬＫ、數(shù)據(jù)信號ＤＩＮ和ＤＯＵＴ、同步信號ＬＲＣＩＮ和ＬＲＣＯＵＴ組成。應當說明：ＢＣＬＫ在主動方式下是輸出，而在從動方式下是輸入。

由于接下來的介紹將主要圍繞該芯片與ＤＳＰ相結合的應用，因此現(xiàn)對第四種模式，即ＤＳＰ模式進行說明。

由于ＤＳＰ模式與ＴＩ公司 ＤＳＰ的ＭＣＢＳＰ口相兼容，因此，ＬＲＣＩＮ與ＬＲＣＯＵＴ必須與ＭＣＢＳＰ的幀同步信號相連接。在ＬＲＣＩＮ或ＬＲＣＯＵＴ的下降沿開始數(shù)據(jù)傳輸。左通道數(shù)據(jù)組成了首先傳送的數(shù)據(jù)字，緊接著傳送右通道的數(shù)據(jù)。傳送字長由ＩＷＬ寄存器決定。圖１說明了ＬＲＰ為１時的傳送情況（可通過Ｒｅｇｉｓｔｅｒ７來進行設置）。

３?。裕蹋郑常玻埃粒桑茫玻撑cＤＳＰ的接口設計

３．１ 硬件設計

ＴＬＶ３２０ＡＩＣ２３是ＴＩ公司推出的一款高性能、集成有模擬功能的立體聲編解碼音頻芯片。它能在數(shù)字和模擬電壓下工作，與ＴＭＳ３２０Ｃ５５ｘ ＤＳＰ的Ｉ／Ｏ電壓相兼容，因而能夠?qū)崿F(xiàn)與Ｃ５５ｘ ＤＳＰ的ＭＣＢＳＰ（多通道緩沖串口）端口的無縫連接，從而使系統(tǒng)設計更加簡單。所以，為了初步驗證ＴＬＶ３２０ＡＩＣ２３的工作性能，這里選用ＴＭＳ３２０ＶＣ５５０９作為與ＴＬＶ３２０ＡＩＣ２３相搭配的ＤＳＰ芯片。其接口原理框圖如圖２所示。

系統(tǒng)中ＴＬＶ３２０ＡＩＣ２３的主時鐘１１．２８９６ＭＨｚ直接由ＤＳＰ時鐘產(chǎn)生，ＭＯＤＥ接數(shù)字地表示利用Ｉ２Ｃ控制接口來對ＴＬＶ３２０ＡＩＣ２３數(shù)據(jù)進行傳輸控制。ＳＣＬＫ和ＳＤＩＮ是ＴＬＶ３２０ＡＩＣ２３控制端口的移位時鐘和數(shù)據(jù)輸入端，它們分別與ＴＭＳ３２０ＶＣ５５０９的Ｉ２Ｃ模塊端口ＳＣＬ和ＳＤＡ相連。ＴＭＳ３２０ＶＣ５５０９的ＭＣＢＳＰ１應工作在ＳＰＩ模式下，以便使ＭＣＢＳＰ１的接收器和發(fā)送器同步。收發(fā)時鐘信號ＣＬＫＸ１和ＣＬＫＲ１由ＴＬＶ３２０ＡＩＣ２３的串行數(shù)據(jù)傳輸時鐘ＢＣＬＫ提供，并由ＴＬＶ３２０ＡＩＣ２３的幀同步信號ＬＲＣＩＮ、ＬＲＣＯＵＴ啟動串口數(shù)據(jù)傳輸，ＤＸ１和ＤＲ１分別與ＴＬＶ３２０ＡＩＣ２３的ＤＩＮ和ＤＯＵＴ相連，可用于完成ＤＳＰ與ＴＬＶ３２０ＡＩＣ２３之間的數(shù)字通信。

３．２ 通過Ｉ２Ｃ對ＴＬＶ３２０ＡＩＣ２３進行編程控制

Ｉ２Ｃ模塊接口由串行數(shù)據(jù)ＳＤＡ和串行時鐘ＳＣＬ組成，ＳＤＡ和ＳＣＬ均為雙向接口。連接在同一總線上的Ｉ２Ｃ設備可以工作在多主線（ＭｕｌｔｉＭａｓｔｅｒ）工作模式下。包括ＴＭＳ３２０Ｃ５５ｘ ＤＳＰ在內(nèi)的每個Ｉ２Ｃ設備都有唯一的設備地址可供軟件尋址。其中，主設備用于發(fā)送時鐘并啟動數(shù)據(jù)傳輸，被主設備尋址的則為從設備。這些設備根據(jù)各自的功能，既可以作為發(fā)送器，也可以作為接收器。

設計時，可根據(jù)具體需要，使用如下代碼來對ＴＬＶ３２０ＡＩＣ２３進行寄存器寫操作：

Ｔ０＝０ｘ１ａ； Ｔ０＝從寫地址，根據(jù)電路設計應為００１１０１０ｂ（見表２）

ｃａｌｌ Ｉｎｉｔ Ｉ２Ｃ

Ｔ１＝＃０ｘ０２

ＸＡＲ０＝＃０ｈ

ＡＲ０＝Ｒｅｇｉｓｔｅｒ ； ＡＲ０＝所要寫入的寄存器的

地址和對應于該地址的值

ｃａｌｌ ｗｒｉｔｅ Ｉ２Ｃ

ＮＯＰ

ｒｅｔｕｒｎ

這里應注意以下三點：

（１） 在寫過一次Ｉ２Ｃ地址后，只能對一個寄存器進行寫操作，而不能一次性對所有寄存器進行寫操作。也就是說，對每個寄存器寫之前都要按部就班的寫一遍Ｉ２Ｃ地址。

（２） Ｉ２Ｃ模式下，數(shù)據(jù)是分為三個８Ｂｉｔ寫入的。而ＴＬＶ３２０ＡＩＣ２３有７位地址和９位數(shù)據(jù)，也就是說，需要把數(shù)據(jù)項上面的最高位補充到第二個８Ｂｉｔ中的最后一位。

（３） 在對控制寄存器的編程過程中，對應于每一次工作狀態(tài)的改變，不能僅僅修改某個寄存器的值，而是要對這十個寄存器都重新寫入一遍，否則系統(tǒng)將無法正常工作，而且應首先寫Ｒｅｇｉｓｔｅｒ１０，同時還應對所有寄存器進行復位處理。

３．３ ＤＳＰ的多通道緩沖串口（ＭＣＢＳＰ）設置

由于ＴＬＶ３２０ＡＩＣ２３采樣輸出的是串行數(shù)據(jù)，因此需要協(xié)調(diào)好與之相配的ＤＳＰ的串行傳輸協(xié)議。所以必須對ＤＳＰ的串口進行正確設置。

ＭＣＢＳＰ串口一般通過六個引腳使數(shù)據(jù)通路和控制通路與外部設備相連。數(shù)據(jù)經(jīng)ＭＣＢＳＰ串口與外設的通信一般通過ＤＲ和ＤＸ引腳傳輸，控制同步信號則由ＣＬＫＸ、ＣＬＫＲ、ＦＳＸ、ＦＳＲ等四個引腳實現(xiàn)。

由于ＭＣＢＳＰ串口的數(shù)據(jù)線ＤＲ和ＤＸ帶有緩存寄存器，而幀同步信號ＦＳＸ、ＦＳＲ以及時鐘信號ＣＬＫＸ、ＣＬＫＲ具有可編程性，因此，它與ＴＬＶ３２０ＡＩＣ２３之間的接口設計非常靈活。從這些特點可以看到：將ＭＣＢＳＰ串口設置為ＳＰＩ工作模式，然后使串口的接收器和發(fā)送器同步，并且由ＴＬＶ３２０ＡＩＣ２３的幀同步信號ＬＲＣＩＮ、ＬＲＣＯＵＴ啟動串口傳輸，同時將發(fā)送接收的數(shù)據(jù)字長設定為３２Ｂｉｔ（左聲道１６Ｂｉｔ，右聲道１６Ｂｉｔ）單幀模式，就可以方便地實現(xiàn)與ＴＬＶ３２０ＡＩＣ２３之間的無縫連接。

４　結束語

通過上述步驟對硬件系統(tǒng)進行設計編程，就可使ＴＬＶ３２０ＡＩＣ２３正常工作，從而實現(xiàn)ＡＤ、ＤＡ以及與之相連接的ＤＳＰ的正常數(shù)據(jù)通信，同時實現(xiàn)對語音的采集與回放等基本音頻處理功能。通過在Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ Ｖ２上的實際編程以及在硬件系統(tǒng)中的實際聯(lián)調(diào)，證明：這種設計是合理和正確的。另外，如果把Ｇ．７２３．１的編解碼算法移植到ＤＳＰ算法處理中，則完全可以把該模塊嵌入到網(wǎng)絡會議的可視電話中作為語音處理模塊。這種設想在ＤＳＰ具體的算法實現(xiàn)上已經(jīng)仿真試驗通過。而對于實際嵌入到可視電話中，進而與Ｈ．３２４相結合來對視頻音頻數(shù)據(jù)的混合處理等一系列問題，則是今后進一步探索研究的方向。