串行數(shù)模轉(zhuǎn)換器TLC5620I與TMS320F2812接口設(shè)計(jì)
作者：
時(shí)間：2009-12-11
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
TLC5620I是四路8位電壓輸出數(shù)模轉(zhuǎn)換器(DAC)，帶有緩沖基準(zhǔn)輸入端(高阻抗)，包含上電復(fù)位功能以確?？芍貜?fù)啟動(dòng)，用5 V電源工作。DAC產(chǎn)生范圍在基準(zhǔn)電壓一倍或兩倍與地(GND)之間的輸出電壓，且DAC是單調(diào)變化的。TLC5620I使用4個(gè)電阻串(resistor-string)來(lái)實(shí)現(xiàn)D／A轉(zhuǎn)換。每個(gè)D／A轉(zhuǎn)換的核心是帶有256個(gè)抽頭的單電阻，分別對(duì)應(yīng)256個(gè)可能的代碼。每個(gè)電阻串的一端連接到GND端，另一端由基準(zhǔn)輸入緩沖器的輸出饋電。通過(guò)使用電阻串保持單調(diào)性。線性度取決于電阻元件的一致性以及輸出緩沖器的性能。由于輸入端是經(jīng)過(guò)緩沖的，所以DAC對(duì)于基準(zhǔn)源總是呈現(xiàn)為高阻抗負(fù)載。每一個(gè)DAC的輸出由可配置增益輸出放大緩沖，它可以配置為一倍或兩倍增益。
通過(guò)簡(jiǎn)單的3線串行總線可數(shù)字控制TLC5620I，此總線與CMOS兼容且易于與所有常用的微處理器作為控制器器件接口。11位的命令字由8位數(shù)據(jù)(D0～D7)，2個(gè)DAC選擇位(A0、A1)和1個(gè)范圍位(RNG)組成。后者允許在一倍或兩倍輸出范圍之間作選擇。DAC寄存器是雙緩沖的，允許完整的新數(shù)值組寫(xiě)入器件，然后DAC輸出通過(guò)LDAC端的控制同時(shí)更新。每個(gè)通道輸出的電壓V0由下式計(jì)算：
V0=REF×(CODE／256)×(1+RNG bit value)
式中，REF為相應(yīng)通道基準(zhǔn)電壓，CODE是從數(shù)據(jù)位(D7～D0)計(jì)算出的十進(jìn)制數(shù)，RNG是范圍位串行控制字的0或1。本文引用地址：http://2s4d.com/article/152249.htm
4 TLC5620I和TMS320F2812的接口電路
圖2為T(mén)LC5620I和TMS320F2812的接口電路。
該設(shè)計(jì)中，引出4路D／A轉(zhuǎn)換通道電壓，均由LM358構(gòu)成電壓跟隨器輸出，如圖3所示。該圖為AD0和AD1口由LM358組成的同向放大電路。AD2和AD3的放大電路與之相同。
TMS320F2812在引腳SPISIMO上將數(shù)據(jù)輸出，與之相對(duì)應(yīng)的是TLC5620I的DATA數(shù)據(jù)接收引腳：TMS320F2812的SPICLK引腳和TLC5620I的CLK引腳相對(duì)應(yīng)，二者共用串行時(shí)鐘；TMS320F2812的IOPB1模擬控制TLC5620I的LOAD引腳電平，以鎖存數(shù)據(jù)，更新輸出電壓。在數(shù)據(jù)傳輸時(shí)，有兩種方式控制TLC5620I輸出電壓的更新：LOAD引腳控制更新和LDAC引腳控制更新。該設(shè)計(jì)采用LOAD引腳控制更新方式，此時(shí)，LDAC引腳接低電平。開(kāi)始控制LOAD為高電平，數(shù)據(jù)在CLK引腳的每一個(gè)下降沿與時(shí)鐘同步從DATA引腳輸入。當(dāng)所有的數(shù)據(jù)傳輸完畢時(shí)，控制LDAD引腳跳至低電平，所選擇的D／A通道的輸出電壓得到更新。由于TLC5620I的控制信號(hào)要求的VIH較高，所以需要將DSP輸出的SPI-CLK、SPISIMO以及I／O口模擬的CS信號(hào)的高電平提高，該設(shè)計(jì)采用MM74HC08器件來(lái)實(shí)現(xiàn)。
評(píng)論