新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 自動反饋調(diào)節(jié)時鐘恢復(fù)電路設(shè)計

自動反饋調(diào)節(jié)時鐘恢復(fù)電路設(shè)計

作者： 時間：2009-12-11 來源：網(wǎng)絡(luò) 收藏
圖1中的延時邏輯電路可將串行輸入信號serial_in經(jīng)過延時邏輯后，得到三路具有不同時延的輸入信號；而采樣比較電路則可對此三路信號分別用本地時鐘進行采樣，并通過比較三組數(shù)據(jù)來得出原輸入信號與地時鐘之間的相位關(guān)系；相位譯碼電路可將前面得到的信號與本地時鐘的相位關(guān)系進行譯碼，并產(chǎn)生一個8比特的延時控制信號給延時邏輯電路，最后通過輸出電路將鎖定的ssl4信號和PLL電路參數(shù)的時鐘同時輸出。
該電路設(shè)計沒有用PLL來產(chǎn)生一個4倍于發(fā)送端時鐘頻率的高速時鐘信號，而且此電路數(shù)據(jù)恢復(fù)速度快，數(shù)據(jù)即來即收，整個電路包括后繼功能電路都采用同一個時鐘，這使得系統(tǒng)電路設(shè)計十分簡單、高效而且易于實現(xiàn)。
1．2 鎖相環(huán)及延時邏輯電路
一般的過采樣時鐘恢復(fù)設(shè)計都是用模擬鎖相環(huán)來產(chǎn)生4倍于發(fā)送端系統(tǒng)時鐘頻率的高頻時鐘并以此來對數(shù)據(jù)進行過采樣，這樣功耗大不說，其模擬和相應(yīng)的數(shù)字模塊設(shè)計也比較復(fù)雜。而本文設(shè)計的反饋調(diào)節(jié)電路，利用的是鎖相環(huán)里壓控振蕩器中的延時單元電路的延時能力，這既沒有增加鎖相環(huán)的設(shè)計難度，又簡化了數(shù)字處理邏輯，而且降低了系統(tǒng)功耗，其鎖相環(huán)及其壓控振蕩器的延時單元結(jié)構(gòu)框圖如圖2和圖3所示，圖4為其延時邏輯電路，其中數(shù)據(jù)首先經(jīng)過此延時邏輯電路后分為三路，再通過零延時邏輯電路、四分之一延時邏輯電路、二分之一延時邏輯電路得到三路相差四分之一延時的信號。其信號之間的延時關(guān)系如圖5所示。

本文引用地址：http://2s4d.com/article/152237.htm

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉