基于FPGA的嵌入式Linux軟硬件設(shè)計(jì)

　　FPGA是通過(guò)邏輯組合電路來(lái)實(shí)現(xiàn)各種功能的器件。由于FPGA內(nèi)部集成了大量的邏輯資源和可配置的I/O引腳，加上獨(dú)特的并行處理架構(gòu)，可以輕松實(shí)現(xiàn)同時(shí)對(duì)多個(gè)外部設(shè)備的配置和管理，以及內(nèi)外各種接口數(shù)據(jù)的傳輸?，F(xiàn)在開(kāi)發(fā)廠商又在FPGA 內(nèi)部加入了大量的DSP和Block RAM資源，非常適合圖像處理、數(shù)字信號(hào)處理等運(yùn)算密集的應(yīng)用，因此在這些領(lǐng)域取得了廣泛的應(yīng)用。但是由于FPGA 程序編寫(xiě)的靈活性和功能的多樣性，使得它在一個(gè)復(fù)雜工程中對(duì)各個(gè)程序的使用調(diào)度、統(tǒng)籌管理上有很大的局限性，這樣就必須引入操作系統(tǒng)進(jìn)行統(tǒng)一的管理。Linux 系統(tǒng)則因?yàn)槠淞己玫目刹脺p、可配置等特點(diǎn)在嵌入式領(lǐng)域應(yīng)用廣泛。 Linux操作系統(tǒng)提供了許多系統(tǒng)級(jí)的應(yīng)用，例如網(wǎng)絡(luò)協(xié)議的實(shí)現(xiàn)、進(jìn)程調(diào)度、內(nèi)存管理等，同時(shí)Linux 是一個(gè)成熟的開(kāi)源操作系統(tǒng)，有豐富的應(yīng)用資源，利用這些資源和強(qiáng)大的系統(tǒng)功能，用戶可以快速地開(kāi)發(fā)基于嵌入式環(huán)境復(fù)雜系統(tǒng)。因此，結(jié)合FPGA和Linux雙方優(yōu)勢(shì)，可以很好地滿足嵌入式系統(tǒng)設(shè)計(jì)需求，量體裁衣，去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。

　　基于FPGA的嵌入式系統(tǒng)的硬件設(shè)計(jì)

　　本設(shè)計(jì)是基于Xilinx XC4VFX40系列 FPGA，它內(nèi)部集成了兩個(gè)PowerPC405處理器, 4個(gè)10/100/1000M以太網(wǎng)MAC模塊，運(yùn)行頻率300MHz時(shí)，具有420D-MIPS性能，能解決高速網(wǎng)絡(luò)數(shù)據(jù)傳輸問(wèn)題，并且能解決通過(guò)網(wǎng)絡(luò)加載操作系統(tǒng)和交叉編譯等問(wèn)題。它內(nèi)部有448個(gè)可配置I/O口，2592kb BlockRAM，能實(shí)現(xiàn)對(duì)各種外部設(shè)備的并行控制以及較多數(shù)據(jù)的存儲(chǔ)與處理。加載一個(gè)操作系統(tǒng)，一般需要幾十兆的內(nèi)存空間，F(xiàn)PGA內(nèi)部自帶的RAM空間是遠(yuǎn)遠(yuǎn)不夠的，本設(shè)計(jì)在板上擴(kuò)展了兩片MICRON公司的256Mb DDR內(nèi)存，作為上電時(shí)操作系統(tǒng)的加載和運(yùn)行空間?，F(xiàn)在主流的嵌入式操作系統(tǒng)，都需要搭建交叉編譯環(huán)境，把在主機(jī)上編寫(xiě)好的可執(zhí)行文件下載到目標(biāo)板上，這就需要實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)的傳輸。由于XC4VFX40 自帶了以太網(wǎng)MAC模塊，只需要在外面添加個(gè)PHY芯片和帶隔離器的RJ45接口就能實(shí)現(xiàn)這個(gè)功能。本設(shè)計(jì)由于對(duì)網(wǎng)絡(luò)數(shù)據(jù)實(shí)時(shí)性要求很高，因此采用Marvell公司的千兆以太網(wǎng)PHY芯片88E1111-RCJ。它能根據(jù)自身配置和主機(jī)設(shè)計(jì)，實(shí)現(xiàn)10/100/1000M自適應(yīng)傳輸，并且Linux本身對(duì)這個(gè)芯片提供了驅(qū)動(dòng)支持，實(shí)現(xiàn)無(wú)縫鏈接。操作系統(tǒng)加載到DDR 中能快速有效的運(yùn)行，但是掉電就會(huì)丟失，因此必須加入FLASH芯片，把系統(tǒng)文件存儲(chǔ)到外部FLASH中。加電時(shí)，F(xiàn)PGA把操作系統(tǒng)文件從FLASH讀入到 DDR中運(yùn)行。FPGA設(shè)計(jì)當(dāng)然會(huì)擴(kuò)展很多接口出來(lái)，利用自身并行處理的優(yōu)勢(shì)，控制很多外圍設(shè)備，本設(shè)計(jì)也不例外，擴(kuò)展了8個(gè)通用的GPIO，2個(gè)PS/2接口，1個(gè)USB接口，1個(gè)AC97聲卡接口，1個(gè) HotLink接口，以及4個(gè)RS422接口，同時(shí)擴(kuò)展了兩個(gè)CPCI接口，引出了16位數(shù)據(jù)地址線和Ethernet控制線，整個(gè)系統(tǒng)的硬件框圖如圖1所示。

　在進(jìn)行電路設(shè)計(jì)時(shí)，是以FPGA為核心，向外擴(kuò)展各種設(shè)備，因此特別注意了FPGA各個(gè)引腳的連接。由于DDR和PHY芯片都需要提供+2.5V電壓，因此和DDR、PHY芯片連接引腳所在的BANK需要提供+2.5V電壓參考，并且不能接以LVTTL或LVCMOS為電壓參考的引腳。重要快速的時(shí)鐘信號(hào)必須接到全局時(shí)鐘引腳上。由于FPGA需要通過(guò)外部FLASH啟動(dòng)操作系統(tǒng)，需要并行配置，以減少加載時(shí)間，配置電路如圖2所示。在DDR布線時(shí)，數(shù)據(jù)和地址線需要走等長(zhǎng)線，數(shù)據(jù)線之間不能相差10Mil,地址線要控制在20Mil以內(nèi)，時(shí)鐘也需要走差分等長(zhǎng)線，長(zhǎng)度應(yīng)大于地址線，DDR各個(gè)信號(hào)還需要47Ω的并行端接，改善信號(hào)質(zhì)量。千兆 PHY 輸出MDI信號(hào)也需要在頂層做差分等長(zhǎng)，不然在進(jìn)行1000M數(shù)據(jù)傳輸時(shí)很可能不穩(wěn)定。DDR和PHY需要完整的電源回路做參考，電源層劃分時(shí)也要特別注意，其他電路做常規(guī)處理就可以了。

　　EDK和ISE軟件設(shè)計(jì)

　　首先需要調(diào)用Xilinx提供的 EDK軟件，對(duì)各個(gè)模塊加入必要的IPCORE，以便操作系統(tǒng)能正常調(diào)用這些器件的驅(qū)動(dòng)操作他們。本設(shè)計(jì)采用的是EDK10.1.2版本，PPC方面選用ppc405內(nèi)核，頻率設(shè)定在300MHz，同時(shí)需要添加中斷輸入引腳，以便響應(yīng)以太網(wǎng)、串口等外部中斷，其他使用默認(rèn)設(shè)置。DDR控制器采用EDK提供的Multi-Port-Memory Controller模塊，需要設(shè)置DDR芯片廠商、大小和數(shù)據(jù)位數(shù)等，特別指出的是，要設(shè)置獨(dú)立的兩條PLB總線和PPC連接，作為PPC的指令和數(shù)據(jù)總線。MAC單元需要加入XPS_LL_TEMAC模塊來(lái)控制，本設(shè)計(jì)需要設(shè)置PHY 類型為GMII(千兆以太網(wǎng))，同時(shí)要指定物理地址和收發(fā)FIFO大小。FLASH單元需要加入xps_mch_emc模塊，同時(shí)設(shè)置FLASH類型和讀寫(xiě)時(shí)間。為了方便調(diào)試，還需要加入串口控制臺(tái)模塊，本設(shè)計(jì)使用的是UartLite模塊，設(shè)置需要的波特率和校驗(yàn)類型。特別注意的是，系統(tǒng)還需要時(shí)鐘管理模塊(DCM)，提供各個(gè)模塊需要的不同時(shí)鐘，還要設(shè)置一段FPGA內(nèi)部RAM區(qū)域，放置PPC的.boot文件。外部這些模塊都通過(guò)PLB總線和PPC通信，需要統(tǒng)一編址，一般把DDR 內(nèi)存空間地址分配到0x0開(kāi)始，整個(gè)系統(tǒng)的構(gòu)建如圖3所示。