基于SOPC的分布式干擾系統(tǒng)嵌入式網關設計

摘要：分布式干擾是對抗現(xiàn)代雷達網、通信網、武器制導網和預警機的有效手段，網絡是分布式干擾系統(tǒng)發(fā)揮作戰(zhàn)性能的重要保證。為了解決分布式干擾系統(tǒng)網絡通信的需求，設計了基于FPGA且具有網絡通信功能的SoPC，開發(fā)了網絡應用程序。實驗結果證明，該SoPC可實現(xiàn)控制參數(shù)和偵察信號時域、頻域數(shù)據(jù)的高速傳輸，且具有體積小，靈活，成本低，功耗小的特點，可滿足分布式干擾系統(tǒng)的設計要求。
關鍵詞：分布式干擾；嵌入式網絡；FPGA；SoPC

0 引言
分布式干擾系統(tǒng)是一種綜合化、一體化、小型化、網絡化和智能化系統(tǒng)，是將眾多體積小，重量輕，廉價的小功率偵察干擾機裝置在易于投放的小型平臺上，撒布在接近被干擾目標空域地，通過指令啟動，自主組網，并根據(jù)控制對敵方雷達網、通信網、制導網和預警機等電子信息系統(tǒng)實施接近式偵察和干擾，這將在未來的電子對抗中發(fā)揮重要作用。分布式干擾系統(tǒng)采用逼近的分布式網絡化結構，形成一種“面對面”的電子戰(zhàn)系統(tǒng)，共同完成對敵信號的探測、定位、干擾任務。因此，嵌入式網關是分布式干擾系統(tǒng)研究的關鍵技術之一。目前國內對分布式干擾系統(tǒng)的研究還停留在理論基礎上，而對其關鍵技術的研究不多。本文首次在現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)上設計了應用于分布式干擾系統(tǒng)網關的可編程片上系統(tǒng)(System on a Programmable Chip，SoPC)，開發(fā)了簡化的網絡應用程序，研究了分布式干擾系統(tǒng)中的嵌入式網關技術。實驗結果表明，本文設計的SoPC在滿足分布式干擾系統(tǒng)要求的同時，實現(xiàn)了控制參數(shù)和偵察信號時域、頻域數(shù)據(jù)的高速傳輸。

1 分布式干擾系統(tǒng)對嵌入式網關設計的要求
根據(jù)分布式干擾系統(tǒng)的作戰(zhàn)運用背景，在設計嵌入式網關硬件平臺時應從以下幾個方面考慮：
(1)微型化。嵌入式網關應該在體積上足夠小，保證分布式干擾系統(tǒng)的小型化。
(2)擴展性和靈活性。分布式干擾系統(tǒng)需要定義統(tǒng)一、完整的外部接口，方便軟硬件系統(tǒng)的升級，其嵌入式網關也應具有擴展性和靈活性，可以根據(jù)作戰(zhàn)環(huán)境的需要進行升級。
(3)穩(wěn)定性和安全性。穩(wěn)定性要求嵌入式網關能夠在給定的外部環(huán)境變化范圍內正常工作。安全性設計包括代碼安全和通信安全，是軍事領域應用的基本要求。
(4)低成本。分布式干擾系統(tǒng)的作戰(zhàn)應用表明，系統(tǒng)是大量部署且不能回收的，因此就要嚴格限制包括嵌入式網關在內的重要部件的成本。
(5)低功耗。嵌入式網關的硬件設計直接決定了其能耗水平，還決定了各種軟件通過優(yōu)化可能達到的最低能耗水平。因此，要合理地設計硬件系統(tǒng)，有效降低系統(tǒng)能耗。
(6)具有一定的信號預處理能力。嵌入式系統(tǒng)中微處理器的處理能力較弱，且內存較小，嵌入式網絡的速度普遍不高。這就要求嵌入式網關具有一定的信號預處理能力，包括下變頻功能和FFT變換功能，以此來提高網絡傳輸?shù)男省?br />
2 分布式干擾系統(tǒng)中嵌入式網關的硬件設計
嵌入式網關實際上就是一個可實現(xiàn)網絡通信功能的嵌入式系統(tǒng)。隨著FPGA技術的迅速發(fā)展，SoPC作為一種特殊的嵌入式系統(tǒng)，具備軟硬件在系統(tǒng)可編程、可裁減、可擴充、可升級的功能，已逐漸成為一個新興的技術方向。因此，本文在設計分布式干擾系統(tǒng)的嵌入式網關時選用基于FPGA的SoPC解決方案，選用的實驗平臺為Xilinx公司的ML402開發(fā)平臺。
2．1 分布式干擾系統(tǒng)中嵌入式網關的硬件組成
圖1表示的是分布式干擾系統(tǒng)中嵌入式網關的硬件組成，這些硬件除A／D、干擾機和控制中心外都集成在一塊ML402評估板上。系統(tǒng)以帶有32位MicroBlaze微處理器軟核的FPGA作為控制中心，處理經A／D變換后的偵察信號數(shù)據(jù)，然后通過以太網將數(shù)據(jù)傳送到控制中心，并從控制中心傳回控制參數(shù)。DDR_SDRAM作為片外存儲器，用來彌補微處理器內部存儲器容量小的缺點；CF卡存儲系統(tǒng)軟硬件的bit文件和網絡配置文件；串口用來控制具有遠程控制功能的偵察接收機，也可在調試時輸出系統(tǒng)的運行信息。本文設計的嵌入式網關的各功能部件在FPGA內部都以IP核的形式構建并連接，較好地滿足了分布式干擾系統(tǒng)對嵌入式網關硬件設計的要求。