嵌入式MIPS32 M4K處理器內(nèi)核SRAM接口應(yīng)用

　　SRAM接口提供了中止指令處理的能力，這種能力可中止M4K內(nèi)核5段流水線中任何指令處理。這有助于外部系統(tǒng)控制器立即響應(yīng)外部事件，如中斷請(qǐng)求或通過(guò)EJTAG調(diào)試接口請(qǐng)求。在處理典型微控制器應(yīng)用中高度確定性性質(zhì)時(shí)，快速響應(yīng)外部中斷事件至關(guān)重要。

　　對(duì)接口信號(hào)連接有限的器件提供支持

　　這個(gè)功能通常用于接口外設(shè)的總線鎖存和總線停止的組合，如ADC。該類型的混合信號(hào)器件通常不提供32位位寬的接口。

　　總線鎖存和總線停止

　　SRAM接口提供輸入控制信號(hào)，在外部存儲(chǔ)控制器禁用這個(gè)信號(hào)之前鎖住數(shù)據(jù)總線，以防止CPU進(jìn)一步寫處理。由此，可不用擔(dān)心多線程存儲(chǔ)周期的損害。SRAM接口還提供控制信號(hào)，利于總線停止，使設(shè)計(jì)師將速度更慢的存儲(chǔ)器和外設(shè)連接到系統(tǒng)成為可能。這些器件可包括速度更慢的非易失性RAM和混合信號(hào)器件，在將請(qǐng)求的數(shù)據(jù)傳送到總線之前，它們需要更多的等待時(shí)間。

　　緩存關(guān)聯(lián)信號(hào)

　　雖然M4K內(nèi)核不包含任何高速緩存，但仍能指明出現(xiàn)在地址總線上的當(dāng)前存儲(chǔ)器地址是否可以進(jìn)行緩存。外部存儲(chǔ)控制器能夠利用這些狀態(tài)信號(hào)實(shí)現(xiàn)L2高速緩存結(jié)構(gòu)。

　　M4K SRAM接口在微控制器領(lǐng)域的應(yīng)用

　　利用上述這些功能，設(shè)計(jì)師們能夠?qū)τ谖⒖刂破飨到y(tǒng)環(huán)境中使用M4K SRAM接口的多種優(yōu)勢(shì)有所認(rèn)識(shí)。

　　首先，緊密耦合的接口意味著大多數(shù)處理任務(wù)是在單時(shí)鐘周期內(nèi)完成的。除非當(dāng)設(shè)計(jì)師執(zhí)行總線停止時(shí)，需要考慮速度較慢的存儲(chǔ)器件的完成周期。而且，連接到該接口的控制邏輯必須只能處理指令和數(shù)據(jù)，以使整個(gè)邏輯設(shè)計(jì)不那么復(fù)雜。另外，可能還要鎖住總線，使原子處理的完成能夠不受排隊(duì)周期的影響。SRAM指令執(zhí)行速度要比DRAM快得多。Cold-Fire5329處理器內(nèi)部集成了32 KB的SRAM，本設(shè)計(jì)方案將充分利用處理器片內(nèi)SRAM來(lái)對(duì)解碼程序進(jìn)行優(yōu)化。首先對(duì)源代碼中的主要解碼函數(shù)進(jìn)行分析，如表1所列?？梢钥吹津?qū)動(dòng)寫函數(shù)(write)、子帶綜合(MPEGSUB_synthesis)、反向修正離散余弦變換(imdct_I)和快速離散余弦變換(fast_dct)對(duì)處理器資源消耗較大，幾乎占用80%的解碼時(shí)間。根據(jù)分析結(jié)果，分別把音頻驅(qū)動(dòng)程序和上述解碼函數(shù)放進(jìn)SRAM中執(zhí)行，以提高流媒體解碼器的執(zhí)行速度，降低其對(duì)處理器資源的消耗。

　　固定映射表(FMT)可減少外部存儲(chǔ)控制器所需的邏輯和解碼量。除了存儲(chǔ)器映像外設(shè)，以及對(duì)微控制器可用的存儲(chǔ)器件絕對(duì)尺寸外，有源區(qū)都在定義的邊界之內(nèi)。

　　在雙模操作下，指令提取路徑和數(shù)據(jù)讀/寫路徑是獨(dú)立的。這些獨(dú)立的數(shù)據(jù)通道有助于存儲(chǔ)控制器邏輯優(yōu)化存儲(chǔ)器件的類型和尺寸。

　　中止流水線中，任何處理的能力都有助于在調(diào)試環(huán)境中實(shí)現(xiàn)快速響應(yīng)和精確的斷點(diǎn)控制。

　　基本上，L2緩存可以使用M4K內(nèi)核的本地信號(hào)執(zhí)行，從而簡(jiǎn)化L2緩存控制器。